Вычислительное устройство Советский патент 1984 года по МПК G06G7/16 

Изобретение относится вычислительной технике и может быть использовано в аналоговых вычислительных устройствах. Известно вычислительное устройство, предназначенное для перемножения сигналов, содержащее операционные усил1- тели5 масштабные резисторы и квадраторы П . Недостатком устройства является :низкая точность. Наиболее близким к предложенному является устройство, предназначенно.е для перемножения сигналов, со держащее сумматор, к выходу котороЬо подключен вход квадратора, первый вход сумматора является входом перво го сигнала-сомножителя, переключатель, первый вход которого является Входом второго сигнала-сомножителя к соед11нен с входом фазоинвертора, вы ход которого подключен к второму входу переключателя-, выход которого Сре, с вторым входом сумматора, выход квадратора подключен к входу синхронного детектора, выход которого соединен с входом фильтра низких частот, вькод которого является выхо дом устройства, управляющее входы пе реключателя и синхронного детектора по ключены к выходу генератора тактовых импульсов 2j . Однако известное устройство харак теризуется низкой точностью вследствие неидеальности характеристики квадратора и нестабильности его ко эффицнента передачи. Кроме того, устройство не позволяет производить операцию деления. Цель изобретения - повышение точ ности и расширение функх иональньк возможностей за счет выполнения опеpaufiii деления. Поставленная цель достигается тем что в вычислительное устройство, содержащее сумматор, к выходу которого подключен вход квадратора, первьй вход сумматора является первым информационньш входом устройства, пере ключатель, первый вход которого является вторым информационным входом устройства и соединен с входом фазо инвертора, выход которого подключен к второму входу перегспючателя, выход которого соединён с вторым входом сумматора, генератор тактовых импул сов, выход которого подключен к управляющему входу переключателя, блок усредненияJ выход которого является выходом устройства 5 впед,ены блок умножения на знак и дополнительные фазоинвертор и перекл очатель; причем первьш вход дополрсительного перекл;-очателя является входом сигнала-делителя устройства и соединб с входом дополнительного фазоинвертора, выход которого подключен к второму входу допол|Нительного переключателя, выход которого подключен к третьему входу сумматора., выход квадратора соединен с первым входом блока умнолсения на знак, второй вход которого подключен к выходу генератора тактовых импульсов, а его выход через блок усреднения подключен к четвертому входу сумматора, управляющий вход допол1-мтелы ого переключателя соединен с выходом генератора тактовьк импульсов . На фиг. 1 представлена функциональная схема предложенного вычислительного устройства; на фиг, 2 - вариант зьЕполне Шя блока умножения на знак. Устройство содержит квадратор 1, сумматор 2, переключатель 3, фазоинвер ор 4, блок 5 усреднения, дополнительный переключатель 6, дополнительньй фазоинвертор 7, генератор 8 тактовых иьятульсов, первьй информациоиньй вход (вход первого сигналасомножителя) 9, второй информационньБл вход (вход второго сигнала-сомнозкителя) 10, вход 11 сигнала-делителя, выход 12, блок ,13 умноже шя на знак. Блок 13 в случае кспользова:-шя квадрирующего-о элемента с четной квадратичной функщ ей, например, на основе умножителя с элементом Холла содержит фазоинвертор 14 и переключатель 15 (фиг, 2). Устройство работает следующим образом. С входа 9 непрерывно поступает сигнал переменного тока на вход сумматора 2. На другой вход сумматора 2 через переключатель 3 поочередно подается либо непосредственно сигнал с входа 10, либо сигнал, преобра-. зованный фазоинвертором 4. На третий вход сумматора 2 через переключатель 6 подается неинвертированное и инвертированное напряжение постоянного тока с входа 11. Таким образом, в первый такт работы, определяемъм генератором 8 тактовых импульсов, при положегшях перею1 очателей 3 и 6, соответству.таЕгих изображенным на фиг. 1, на вход квад ратора 1 поступает суммарное напряже ние U(. K(x+y-U +Z) К - коэффициент преобразования сумматора 2, X, у-, первый и второй сигналысомножители, DO - напряжение сигнала-делителя, Z - постоянная составляющая выходного напряжения блокй 5 усреднения. Во второй такт работы (положение переключателей З/и 6 противоположно изображенному нафиг. 1) на вход ква ратора 1 поступает суммарное напряжениеUc2 (x-y+U +Z) На выходе блока 13 в установившем ся режиме среднее значение напряжения за два такта преобразования рав но нулю, поскольку средние значения квадратов поочередно квадратир.уемых сигналов по выражениям (1) и (2) уравниваются изменением выходного СИ нала блока 5. Таким , О 3) где К - коэффициент преобразования квадратора 1. Подставив значения (1) и (2) в выражеш е (3) и произведя усреднение за период коммутации, получаем Z - СО йГ (черта сверху означает усреднение за период коммутащш) . Таким образом, значение выходного напряжения не зависит от нестаб11льности коэффициентов преобразования. сумматора 2 и квадратора счет чего повышается точность. При этом если первыйи второй сигналы-сомножители и сигнал-делитель независимые, то выполняется множительно-делитепьная операция. Если сигнал UQ постоянный, или у X, то можно осуществлять соответственно операции умножения и воз ведею1я в квадрат. Если вместо сигнала-делителя подавать выходной . сигнал, то осуществляется преобразование эффективного значения. Итак, по сравнению с известным устройством обеспечивается более вьюокая точность и более широкие функциональ-, ные возможности.

ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО, содержащее сумматор, к выходу которого подключен вход квадратора, первый вход сумматора является первым информационным входом устройства, переключатель, первый вход которого является вторым информационным входом устройства и соединен с входом фазоинвертора, выход которого подключен к второму входу переключателя, выход которого соединен с вторым входом сумматора, генератор тактовых импуль сов, выход которого подключен к уп- . равлякндему входу переключателя, блок усреднения, выход которого является выходом устройства, отличающееся тем, что, с целью повышения точности и расширения функциональных возможностей за счет-вьшолнения операции деления, в него введены блок умножения на знак и дополнительные фазоинвертор и переключатель, причём первый вход дополнительного переключателя является входом сигнала-делй- теля устройства и соединен с входом дополнительного фазоинвертора, выход которого подключен к второму вхоi ду дополнительного переключателя, выход которого подключён к третьему (Л С входу сумматора, выход квадратора сое динен с первым входом блока умножения на знак, второй вход которого подключен к выходу генератора тактовьк импульсов, а его выход через блок усреднения подключен к четвертому входу сумматора, управляющий вход чЭ дополнительного переключателя соедио со сд нен с выходом генератора тактовых импульсов. 00

Фиг.1

Г

14

Фиг.2

Г5 Щ

r

. J

}iOm генератора 8