Входное телеграфное устройство Советский патент 1984 года по МПК H04L25/04 

Изобретение относится к телеграф ной связи и может найти применение в устройствах сопряжения телеграфной аппаратуры и аппаратуры передачи данных, Известно входное телеграфное уст ройство, содержащее последовательно соединенные эмиттерный повторитель, амплитудный селектор и амплитудный детектор Л . Недостатками известного устройст ва являются низкая чувствительность и отсутствие информации на выходе в случае повисания входящей линии. Наиболее близким к предлагаемому по техническому решению является вх ное телеграфное устройство, содержа щее пороговые элементы положительной и отрицательной полярности, выполненные на транзисторах, причем база транзистора порогового элемент положительной полярности и эмиттер транзистора порогового элемента отрицательной полярности соединены вместе и подключены к ограничительному резистору, а также последовательно соединенные элемент задержки и инвертор 2j . Недостатки данного устройства низкая чувствительность и большие краевые искажения. Целью изобретения является повышение чувствительности и снижение краевых искажений. Поставленная цель достигается тем, что во входное телеграфное устройство, содержащее пороговые элементы положительной и отрицатель ной полярности, вьтолненные на тран зисторах,, причем база транзистора порогового элемента положительной полярности и эмиттер транзистора по рогового элемента отрицательной полярности соединены вместе и подключены к ограничительному резистору, а также последовательно соедине ные элемент задержки и инвертор, вв дены элемент 2И-НЕ и последовательн соединенные элемент 2И и триггер, при этом коллектор транзистора порогового элемента положительной полярности подключен к второму входу триггера и первому входу элемента 2И-НЕ, а эмиттер соединен с базой транзистора порогового элемента отрицательной полярности, коллектор которого подключен к первому входу элемента 2И и второму входу элемент 2И-НЕ, выход которого подключен к установочному входу элемента задержки, выполненного на счетчике импульсов, тактовый вход которого соединен с выходом генератора импульсов, а вьп:од инвертора подключен к второму входу элемента 2И. На фиг.1 изображена структурная электрическая схема устройства на фиг, 2 - эпюры напряжений, поясняющие его работу. Входное телеграфное устройство содержит ограничительный резистор 1, пороговый элемент положительной полярности, выполненный на транзисторе 2, пороговый элемент отрицательной полярности,выполненный на транзисторе 3, элемент 2И 4, триггер 5, элемент 2И-НЕ 6, элемент за держки 7, и инвертор 8. Устройство работает следующим образом, В исходном состоянии на вход устройства поступает постоянньй сигнал стартовой (отрицательной) полярности (фиг. 2а). При этом транзистор 2 закрыт, а транзистор 3 открыт, в результате чего на коллекторе транзистора 2 имеет место постоянный сигнал логической единицы (фиг, 26), а на коллекторе транзистора 3 - постоянный сигнал логического нуля (фиг, 2в), С коллектора транзистора 2 постоянный сигнал логической единицы подается одновременно на второй вход триггера 5 и на первый вход элемента 2И-НЕ, а с коллектора транзистора 3 постоянный сигнал логического нуля подается одновременно на первый вход элемента 2И 4 и на вход элемента 2И-НЕ 6, в результате чего на выходе каждого из этих элементов устанавливается сигнал логической единицы, С выхода элемента 2И-НЕ 6 сигнал логической единицы (фиг, 2г) поступает на Установочный вход элемента задержки 7, устанавливая его в исходное (нулевое) состояние, С выхода элемента задержки 7 сигнал логического нуля (фиг. 2е) поступает на вход инвертора 8, инвертируется и в виде сигнала логической единицы (фиг, 2ж) поступает на второй вход элемента 2И 4, На первый вход элемента 2И 4 в это же время с коллектора транзистора 3 поступает сигнал логического нуля, в результате чего на вьгходе элемента 2И 4 формируется сигнал логического нуля Сфиг, 2з), который поступает на первый вход триггера 5. Триггер 5 устанавливается в исходное состояние, и на его выходе устанавливается постоянный сигнал логического нуля.

При поступлении на вход устройства телеграфной посьшки положительной полярности транзистор 3 закрывается, а транзистор 2 открывается, в резуль тате чего на коллекторе транзистора 3 формируется сигнал логической единицы (фиг. 2в), а на коллекторе транзистора 2 - сигнал логического нуля (фиг. 26). С коллектора транзистора 3 сигнал логической единицы подается одновременно на первый вход элемента 2И 4 и на второй вход элемента 2И-НЕ 6, а с коллектора транзистора 2 сигнал логическиго нуля пода.тся одновременно на первый вход элемента 2И-НЕ 6, формируя на его выходе сигнал логической единицы (фиг. 2г), и на второй вход триггера 5, переводя его в другое устойчивое состояние, в результате чего на его выходе, а также на выходе данного устройства формируется сигнал логической единицы (фиг. 2и). Сигнал логической единицы, поступающий нэ установочный вход элемента задержки 7, удерживает его в исходном (нулевом) состоянии (фиг, 2е). С элемента задержки 7 сигнал логического нуля поступает на вход инвертрра 8,инвертируется и в врще сигнала логической единицы (фиг. 2ж) поступает на второй вход элемента 2И 4,на первый вход которого поступает сигнал логической единицы (фиг. 2в) с коллектора транзистора 3, в результате чего на выходе элемента 2И 4 формируется сигнал логической единицы (фиг. 2з) и поступает на первый вход триггера 5. .Устойчивое состояние триггера 5 определяется сигналом логического нуля (Фиг. 26). поступающего с коллектора транзистора 2 на первый вход триггера 7.

При поступлении на вход данного устройства телеграфной посылки отрицательной полярности все элементы данного устройства устанавливаются в состояния, идентичные описанному исходному состоянию.

в случае повисания (обрыва или короткого замьцсания входящей линии напряжение на входе данного устройства исчезает (фиг. 2а), практически равно нулю, оба транзистора 2 и 3 закрываютсяи на коллекторе каждого из них устанавливается сигнал логической единицы. С коллектора транзистора 2 сигнал логической единицы (фиг. 26) поступает на второй вход триггера 5, при этом триггер не меняет своего состояния (фиг. 2и). На оба входя элемента 2И-НБ 6 поступает сигнал логической единицы, в результате чего на его вьпсоде устанавливается сигнал логического нуля (фиг. 2г), который поступает на установочный вход элемента задержки 7, устанавливая его в режим счета тактовых импульсов (фиг. 2д), поступающих на тактовый вход элемента задержки 7. Отсчитав, например, восемь периодов тактовых импульсов, элемент зад.ержки 7 заполняется, и на его выходе формируется сигнал логической единицы. Этот сигнал поступает на вход инвертора 8, инвертируется и в виде сигнала логического нуля (фиг. 2ж) поступает на второй вход элемента 2И 4, в результате чего на выходе этого элемента формируется сигнал логического нуля (фиг. 2з) и поступает на первьй вход триггера 5. Триггер 5 переходит в другое устойчивое состояние, и на его выходе устанавливаемся сигнал логического нуля (фиг. 2и).

Применение изобретения позволяет повысить чувствительность устройства и снизить краевые искажения.

ВХОДНОЕ ТЕЛЕГРАФНОЕ УСТРОЙСТВО, содержащее пороговые элементы положительной и отрицательной полярности, выполненные на транзисторах, причем база транзистора порогового элемента положительной полярности и эмиттер транзистора порогового элемента отрицательной полярности соединены вместе и подключены к ограничительному резистору, а также последовательно соединенные элемент задержки и инвертор, отличаю- щ е е с я тем, что, с целью повышения чувствительности и снижения краевых искажений, в него введены элемент 2И-НЕ и последовательно соединенные элемент 2И и триггер, при этом коллектор транзистора порогового элемента положительной полярности подключен к второму входу триггера и первому входу элемента 2И-НЕ, а эмиттер соединен с базой транзистора порогового элемента отрицательной полярности, коллектор которого подключен к первому входу элемента 2И и второму входу элемента 2И-НЕ, вьргод которого подключен к установоч- ному входу элемента задержки, выполненного на счетчике импульсов, тактовый вход которого соединен с выходом генератора импульсов, а выход инвертора подключен к второму входу элемента 2И.