Устройство для обработки прерываний Советский патент 1984 года по МПК G06F9/48 

Изобретение относится к вычислительной технике и может быть использовано в устройствах ввода-вывода, управления и сопряжения. Известно устройство прерывания, содержащее регистр прерываний, блок пропуска запросов, регистр защиты, блок обзора, блок кодирования. ре™ гистр взаимодействия запросов,, дешифратор tl . Недостатком известного устройства является большой объем оборудования Наиболее близким к предлагаемому является устройство прерывания, содержащее регистр прерываний узел приоритета. Информация о векторе прерывания и приоритета в устройстве формируется на комбинационных схемах узлами шифратора и регистра адреса прерывания р. Недостатком данного устройства является большой объем оборудования Цель изобретения - сокращение объема оборудования. Поставленная цель достигается тем, что устройство для обработки прерьшаний, содержавшее регистр преры ваний, регистр масокS блок элементов И;, блок элементов HJIHj, причем информаг юнные входы регистра прерываний являются группой входов прерывания устройства, управляющий вход регистра прерьшаний является первым входом сброса устройства, группа информационных выходов регистра прерьюаний соединена с первой группой входов блока элементов И, группа информационных входов регистра масок является группой входов кода маски устройства, группа вьгходов блока элементов ИЛИ является группой выходов запросов устройства, группа выходов регистра маски соединена с второй группой входов блока элементов И, вход загрузки маски устройства соединен с входом загрузки маски регистра, содержит мультиплексор адреса и блок памяти, причем группа вькодов блока элементов И соединена с группой входов блока элементов ИЛИ и группой информационных входов мул типлексора адреса, группа вькодов которого соединена с первой группой адресных входов блока памятиj вторая группа адресных входов которого соединена с группой выходов блока эле ментов КИИ и группой управляющих входов мультетшексора,, группа выход блока памяти соединена с группой выходов прерывания устройства. При этом, за счет введения мультиплексора адаеса вектора прерываний и программируемой памяти, обеспечивается возможность оперативного изменения системы приоритетного обслуживания запросов векторов прерьгоаний П15и одновременном значительном сокращении оборудования. На чертеже представлена функциональная схема устройства. Устройство содержит регистр 1 прерьшаний, регистр 2 маски, блок 3 элементов И, блок Д элементов ИЛИ, мультиплексор 5 адреса, блок 6 памяти, вход 7 П рерывания, вход 8 сброса прерыванияj вход 9 загрузки регистра масок, вход 10 кода маски, выход 11 запроса, выход 12 прерывания. Устройство работает следующим образом. При Наличии сигнала на входе 9 на регистр 2 записывается с входа 10 код маски. Сигналы прерывания с входа 7 устройства записьгоаются в соответствующие разряды регистра К Сигнагня с выходов блока 3 элементов И (ггри наличии соответствукщего кода разрешения на регистре 2) поступамт поразрядно на входы блока 4 элементов ИЛИ и на информационные входы мультиплексора 5. В зависимости от кода, образующегосй на выходах блока 4 элементов ИЛИ, на выход мультиплексора 5 проходит соответствующая группа разрядов с выкодов блока 3 элементов И группы. Мультиплексор 5 вьэтолнен на элементах типа 133КП5, 133КП7. Функцио1торование его заключается в открытии (под действием управляющего кода) соответствующего ключа, пропускающего на выход информацию с одного из информадаонных входов. Выход мультиплексора 5 путем склеивания с кодом с выходов блока 4 элементов ИЛИ образует полный адрес ячейки программируемой памяти блока 6, Благодаря такой организации производится преобразование формата регистра 1 произвольной длины к определенному формату адресного входа блока 6„ В ячейках памяти блока 6 хранятся коды, соответствующие, различным векторам прерываний.

Определение. приоритета поступившего запроса на прерывание производится путем записи одного и того же вектора прерьгеания в ячейки, адреса которых соответствуют всем комбинациям кода на регистре 1, имеющих логическую 1 в разряде, соответствующем данному сигналу прерывания.

Одновременно все выходы блока 3 элементов И, объединяясь по группам элементов ИЛИ блока 4, выдают сигнал о наличии необработанного прерывания Таким образом, произвольная комбинация запросов на обработку прерываний на регистре 1 прерываний однозначно определяет ячейку блока 6, содержание которой соответствует вектору с наивысшим приоритетом в данной комбинации. Сброс выбранного для обработки запроса прерывания в соответствующем разряде регистра

ФФ

Т прерываний определяется содержимым той же ячейки блока 6. Устройство возвращается в исходное состояние командами СБРОС РЕГИСТРА ПРЕРЬтЛНИЯ и ЗАГРУЗИТЬ РЕГИСТР МАСКИ, поступающими с входами 8 на вход.9.

Таким образом, при изменении вектора прерывания или приоритета системы запросов прерываний необходимо

провести только перезапись информации в программируемое запоминающее устройство, а введение программируемого блока памяти, реализованного на микросхеме (типа 556РТ7) позволяет исключить из устройства для обработки прерываний шифраторы, регистр адреса прерываний и окружающее их обрамление, так как вся необходимая информация для обработки произвольного запроса на прерывание содержится в программируемом постоянном запоминающем устройстве.

УСТРОЙСТВО ДЛЯ ОБРАБОТКИ ПРЕРЫВАНИЙ, содержащее регистр прерываний, регистр масок, блок элементов И, блок элементов ИЛИ, причем информационные входы регистра прерываний являются группой входов прерывания устройства, управляющий вход регистра прерываний является первьм входом сброса устройства, группа информационных вькодов регистра прерываний соединена с первой группой входов блока элементов И, группа информационных входов регистра масок является группой входов кода маски устройства, группа выходов блока элементбв ИЛИ является группой выходов запросов устройства, группа выходов регистра маски соединена с второй группой входов блока элементов И, вход загрузки маски устройства соединен с входом загрузки мас-ки регистра, отличающеесят ем, что, с целью сокращенЛя объема оборудования, оно содержит мультиплексор адреса и блок памяти, причем группа выходов блока элементов И соединена с группой входов блока элементов ИЛИ и группой информационных входов мультиапексора адреса, группа выходов которого соединена (Л с первой группой адресных входов блока памяти, вторая группа адресС ных входов которого соединена с группой выходов блока элементов ИЛИ и группой управляющих входов мультиплексора, группа ьькодов блока памяти соединена с группой выходов прерывания устройства.

Е

//

. I -

1