Цифровой фильтр Советский патент 1984 года по МПК G06F17/17 H03H17/00 

ВХО Изобретение относится к аппарату для измерения и цифровой обработки реальном, времени информации, поступающей от цифровых геофизических датчиков, в частности от цифровых гравиметров. Выходной сигнал цифровых датчиков из-за их высокого быстродействи осложнен высокочастотньми помехами Цифровая обработка в реальном време ни фильтрами, близкими к оптимальным, позволяет провести сжатие данных, сократить количество информаци выдаваемой на регистрацию без искажения полезного сигнала, а также да ет возможность непосредственно во время наблюдений оценивать качество получаемого материала даже в условиях воздействия на датчик интенсив ных помех. Известен цифровой фильтр, содер жащий схему деления входного кода, схемы формирования параметров филь рации, схему умножения, сумматор, схему запоминания предыдущего значения кода, схемы И, схемы ИЛИ, схемы деления с запоминанием, устройство анализа динамической погрешности. Фильтр работает по рекурсивной схеме. Преднщущее значение выходного сигнала содержится- в схеме запоминания. В очередном цик ле вычислений это значение складывается с выходным сигналом схемы деления с запоминанием, при этом параметр сглаживания, определяющий постоянную времени, вычисляется схемой формирования .параметров фильтрации Cl . . Недостатками данного устройства являются невысокое качество фильтрации, сложность фильтра из-за наличия схем умножения, деления и запоминания предыдущего- значения кода, а также малое быстродействие из-за длительности процессов умножения и деления. Известно цифровое сглаживающее устройство, содержащее (п+1)-разряд ный сумматор, и-разрядный регистр триггер, элементы И, ИЛИ. Выходы старших разрядов сумматора связаны с соответствующими входами регистр а выходы регистра - с младшими раз рядами сумматора через элементы . . Данное сглаживающее устройство имеет низкую эффективность, фильтра ции, параметры которой задаются конструктивным способом, что при параллельной структуре фильтра вле чет необходимость сложной коммутации для его перестройки. Работа в обратном коде уменьшает быстродейс вие из-за циклического пер.еноса единицы. Наиболее близким к изобретению по технической сущности и достигае мому эффекту является цифровой фильтр низких частот, который содержит первый регистр сдвига, соединенный с ним последовательно сумматор, выход которого подключен к входу регистра, второй регистр сдвига. Регистры выполняют роль элементов задержки. Коэффициент фильтрации задается конструктивным путем - использованием промежуточного выхода регистра. Вычисления производятся в обратном коде. Устройство реализует решение уравнения первого порядка рекурсивным способом с запоминанием .в регистре предыдущего результата.Вычисления в запись в регистр разделены во времени зЗИзвестный цифровой фильтр имеет малую эффективность фильтрации, а увеличение порядка фильтра, запоминание промежуточного результата и разделение вычислений во времени . снижают его быстродействие. Цель изобретения является повышение быстродействия устройства. Поставлен.ная цель достигается тем, что цифровой фильтр, содержащий первый сумматор, выход которого подключен к инфо.рмационному входу первого регистра сдвига, выход первого разряда которого подключен к первому входу первого сумматора, второй регистр сдвига, информационный вькод которого является информационным выходом фильтра, введены первый и в торой вычитатели, и второй сумматор, выход которого подключен к информационному входу второго регистра, выход Е-го ( где 2 -коэффициент фильтра) разряда которого подключен к первому входу первого вычитателя, выход которого подключен к первому входу второго сумматора, второй вход которого подключен к выходу первого разряда второго регистра сдвига, выход (0+1)-го разряда которого подключен к первому входу второго вычитателя, выход которого подключен к второму входу первого вычитателя, выход -го разряда первого регистра сдвига подключен к второму входу первого вычитателя, а второй вход второго вычитателя является информационным входом фильтра. ., В предлагаемом изобретении вместо запоминания предыдущего кода во втором регистре, как это делается в известном,запоминается вспомогательная величина, что превращает фильтр в систему второго порядка. На чертеже приводится функциональная блок-схема предлагаемого цифрового фильтра.. Фильтр содержит вычитате ль 1, сумматор 2, регистр 3 сдвига, вычитатель 4, сумматор 5, регистр 6 сдвига. Сумматоры и. вычитатели - одноразрядн комбинационные. Устройство работает следующим разом, . В предлагаемом цифровом фильтр реализуется алгоритм решения раз ного уравнения второго порядка в личие от известного решающего ур нение первого порядка. Уравнение второго порядка для предлагаемого фильтра имеет вид (), (1) где(1 -параметры фильтрации; Т-время единичной задержки; X,/-текущие значения входного выходного сигналов;; fl(|4v -конечные разности соответ венно- . . (kTH-2T)-2v(KT+T)+y()лу v(kT-i-Tj-(. ; : Уравнение первого порядка для вестного устройства имеет вид: Y х В предлагаемом фильтре алгорит решения уравнения (1) реализуется в виде. .x{kT + T)-c(V()+Z()2(kT+T); a22())+v(kT) y(), где t -промежуточная величина; IR--- 2 Отличительной особенностью пре лагаемого устройства являеГся пос роение На двух регистрах фильтра второго порядка, в то время как известное устройство на тех же двух регистрах имеет первый поряд При оптимальном значении Е 0,707 используемые коэффициенты различа ются ровно в два раза. Это позво ляет задать их в виде ,-e-f т.е. дает возможность заменить умнО жение более простой и быстрой опера-. цией сдвига на соответствующее чис ло разрядов. Устройство работает следующим образом. Регистры фильтра имеют по разрядов, в Г1 разрядах хранятся вычисленные величины, остальные разряды используются для осуществле.ния умножения путем сдвига. Пусть после К-ой рекурсии в ре гистре -6 хранится К-ое значение выходного сигнала, а в регистре3 к-ое значение промежуточной, величины 2 . С началом следующего цикла вычислений .коды в регистрах продви.-, гаются в сторону младших разрядов. На выход и обратную связь в сумматор, 5 поступает код с первого разряда регистра 6. На вычитатель 1 поступают код входного сигнала х(кт4.т) и . код с (Е+1)-го разряда регистра 6, идущий на С+1 тактов ранее, т.е. умноженный на величину 2 . На второй вычитатель 4 соответственно поступает код с разряда, т.е. ум- . ноженный на 2 . На второй вход вычитателя 4 поступает код из регистра 3, также умноженный на 2. На сумматор 5 величина Z снимается с первого разряда регистра 3. Вычисления в сумматорах и вычитателях производятся одновременно, после выполнения которых результатыиз сумматоров поступаютв освободившиеся старшие разряды регистров. Таким образом, в предлагаемом устройстве в регистрах одновременно при проведении вь1числений находятся старшие разряды пpeдыдs дeгo К-го и 14ладшие разряды последующего (К+1)-го результатов. За счет . одновременного выполнения операций сложения, вычитания, сдвига и записи. в регистре повышается быстродействие. Перестройка фильтра осуществляется путем использования выходов : С соответствующих разрядов регист- . . ров, изменяя значение I. .

ЦР|ФР.ОВОЙ ФИЛЬТР, содержащий первый сумматор, выход которого подключен к информационному входу первого регистра сдвига, выход первого разряда которого подключен к первому входу первого сумматора, второй регистр сдвига, информационный выход которого является инфор. мационным выходом фильтра, о т л и чающий с я тем, что, с целью повышения быстродействия, в него введены первый и второй вычитатели, и второй сумматор, выход которого подключен к информационному входу BTopoto регистра, выход 1-го (где -коэффициент фильтра) разряда которого подключен к первому входу первого вычитателя, выход которого подключен к первому входу второго сумматора, второй вход которого подключен к выходу первого разряда .второго регистра сдвига, выход (-И)-го разряда которого подключен к первому входу второго , выход которого подключен к второму . входу первого вычитателя, выход ..t-.ro разряда первого регистра сдвига подключен к второму входу первого вычитателя, а второй вход второго вычитателя является информацион,- cs ным входом фильтра.