Множительное устройство Советский патент 1984 года по МПК G06G7/16 

Изобретение относится к аналоговой вычислительной технике и может быть использовано в аналоговых вычислительных устройствах. Известно множительное устройство, содержал;ее выходной сумматор, входные операционные усилители с. ре зисторами в цепях обратной связи, вход первого операционного усилителя через первый входной резистор соединен с первым входом устройства и с первьми входами блоков суммирования и вычитания, выход первого операционного усилителя соедииен с вторыми входами блоков суммирования и вычитания, вход второго операцион ного усилителя через второй вход-. ной резистор соединен с вторым входом устройства и с третьими входами блоков суммирования и вычиг тания, выход второго операционного усилителя соединен с четвертыми вхо дами блоков суммирования и вычитания, выходы блока суммирования соед нены с соответствующими входами пер вого блока вьщеления модуля, а выходы блока вычитания - с соответствующими входами второго блока выделен11я модуля, причем выходы блоко выделения модуля через соответствую щие нелинейные функциональные преобразователи соединены соответствен но с первым и вторым входами выходного сумматора. В данном множительном устройстве может быть использован известный нелинейный функциональный преобразо ватель, воспроизводящий квадратичную зависимость выходного напряжения от входного и построенный на ре зистивньгх .делителях напряжения, под ключенных к источнику опорного напряжения, и диодах QJ И Наиболее близким к изобретению по технической сущности и Достигаемому результату является множительное устройство, содержащее выходной сумматор, входные операционные усилители с резисторами в цепях обратной связи, вход первого операционно го усилителя через первый входной резистор соединен с первым входом у ройства и с первыми входами блоков суммирования и вычитанияj выход пер вого операционного усилителя соединен с вторыми входами блоков сукмир вания и вычитания, вход второго опе рационного усилителя через второй . входной резистор соединен с вторым входом устройства и с третьими входами блоков суммирования и вычитания, выход второго операционного ycилиfeля соединен с четвертыми входами блоков суммирования и вычитания, выходы блока суммирования соединены с соответствующими входами первого блока вьщеления модуля, а выходы блока вычитания - с соответствующими входами второго блока выделения модуля, выход которого через первый делитель напряжения соединен с источником опорного напряжения, к которому подключен вход второго делителя напряжения, общие вьшоды каждой пары резисторов первого делителя напряжения подключены к анодам соответствукяцих диодов первой г. уппы, общие выводы каждой пары резисторов второго делителя напряжения подключены .к катодам соответствующих диодов второй группы з . Недостатком известш 1х множительных устройств является сложность схемы и использование двух источников опорного напряжения. Целью изобретения является упрощение устройства. Эта цель достигается тем, что множительное устройство, содержащее выходной сумматор, входные операционные усилители с резисторами в цепях обратной связи, вход первого операционного усилителя через первый входной резистор соединен с первым входом устройства и с первыми входами блоков суммирования и вычитания, выход первого операционного усилителя соединен с вторыми входами блоков суммирования и вычитания, вход второго операционного усилителя через второй входной резистор соединен с вторым входом устройства и с третьими входами блоков суммирования и вычитания выход второго опера-, ционного усилителя соединен с.четвертыми входами блоков суммирования и вычитания, выходы блока суммирования соединены с соответствующими входами первого блока вьщеления модуля, а выходы блока вычитания - с соответствующими входами второго блока выделения модуля, выход которого через первый делитель напряжения соединен с источником опорного напряжения, к которому подключен вход второго делителя напряжения, общие выводы каждой пары резисторов первого 3 делителя напряжения дам соответствующих .группы, общие вьшоды каждой пары резисторов второго делителя напряжения подключены к -катодам соответствующих диодов второй группы, также содержит третий делитель напряжения, включенный между источником опорного напряжения и первым входом выходного сумматора, катод каждого диода первой группы соединен с общим вьшодом соответствующей пары резисторов второго делителя напряжения, анод каждого диода второй группы соединен с общим выводом соответствующей пары резисторов третьего делителя напряжения, первый и второй входы выходного сум матора связаны с выходами соответственно первого и второго блоков выделения модуля,.выполненных в вид преобразователей напряжение - ток, а выход второго делителя напряжения соединен с шиной нулевого потенциала. На чертеже приведена схема множительного устройства. Устройство содержит выходной сумматор 1,.входные операционные усилители 2 и 3 с резисторами 4 и 5 в цепях обратной связи. Вход первого операционного усилителя 2 через первый входной резистор 6 соединен с первым входом 7 устройства и первыми входами блоков суммирования и вычитания 9. Выход первого операционного усилителя 2 соединен с вто рыми входами блоков суммирования 8 и вычитания 9. Вход второго операционного усилителя 3 через второй входной резистор 10 соединен с вторым входом 11 устройства и с третьими )эходами блоков суммирования 8 и вычитания 9, а выход усилителя 3 соединен с четвертыми входами блоков суммирования 8 и вьмитания 9. Выходы блока 8 суммирования соединены с входами первого блока 12 выделения модуля, а выходы блока 9 вы читания - с соответствующими входам второго блока 13 выделения модуля, выхоЬ, которого через первый делитель 14 напряжения соединен с источ ником Г5 опорного напряжения, к которому подключен вход второго делителя 16 напряжения. Общие каждой пары резисторов 17.О-17.и первого дрлителя 14 подключены к ан дам соответствующих диодов 18.1-18. . ,1128270 подключен к ано- а общие вьюоды каждой пары рёзисдиодов первой j торов 19.0-19, м второго делителя 16 подключены к катддам соответствующих диодов 20.1-20.h. Устройство также содержит третий делитель 21 напряжения, включенный между источником 15 опорного напряжения и первьв входом вькодного сумматора 1. Резисторы этого делителя напряжения обозначены 22.0-22.П. Блок 8 суммирования содержит масщтабные резисторы 23-26, а блок 9 вычитания - масштабные резисторы 2730. Блоки 12 и 13 вьщеления модуля выполнены в виде преобразователей напряжение - ток на транзисторах 31 и 32, 33 и 34 соответственно. Множительное устройство работает с следующим образом. При одинаковой величине сопротивлений масштабных резисторов 23-30, равной Rgt , коллекторый ток транзисторов 33 и 34 определяется выражением (UexO - Ujjij) i. - п- ---, ВХ а коллекторный ток транзисторов 31 и 32 - вьфажением (иу,) Сопротивления резисторов 19.0-19.П делителя 16 напряжения выбраны так, чтобы выполнялось соотношение г/ i . г, (3) где i, - номер резистора, делителя 16, а г - сопротивление резистора 19.1. Если ток, протекающий через делитель 16, обозначи.ъ Irf-, то на каждом из его резисторов будет падать напряжение, i Ь и,- Ig . г; 1 Y При зтом приращение напряжения на каждом резисторе UU , -Ui Ig- г - const (5) Делители 14 и 21 состоят из одинаковых, последовательно соединенных резисторов, сопротивление которых равно R.R при i 1,2,...,п, а R R/2. При 1| 12 О все диоды 18.118.Ш и 20.1-20. И открыты. Если пренебречь падением напряжения на открытых диодах, то через каждый резистор делителей 14 и 21 протекает ток - -Ч I )/ у )П) -, где 1 в через любой диод - I const. (6) Г-г Через резисторы 17.0 и 22.0 ток ие протекает, поэтому на входах вы ходиого сумматора 1 одинаковые потё.нциалы равные 1лгГ,ф, а напряжеше на выходе равно нулю. Величи на CQ сопротивления резистЬра 19 выбрана такой, что % где и - максимальное выходное на пряжение сумматора I. . Диоды 18 и 20 вместе с делителя ми 14, 16 и 21 образуют диодный функциональный преобразователь, ре лизующий кусочно-линейную аппрокси мацию функции. - К I П., - и мвм где и и Uj2 - нап ряпсения вход выходного сумматора I, а масштабный размерный коэффициент М- , Ток через делитель 16 должен быть 9| |брац ,много больше рабочих 0 токов л, и Л, с целью стабилизации потенциалов узлов делителя 16, задающих точки излома аппроксимирую-. щей ломаной. - На выходе сумматора Г выходное напряжение равно выц- - ,. - ,. ,--jj. Для четырехквадрантного перемножения используется один источник опорного напряжения и один делитель напряжения, задающий потенциалы точек излома аппроксимирующей ломаной. Смена величины коэффициента передачи преобразователя происходит при равенстве потенциалов одноиненных точек соединения резисторов делителей 14 и 21 и узлов делителя 16, когда ток и напряжение на диоде, соединяющем соответствующие точки, становится равным нулю. Упрощение предлагаемого множительного устройства достигается за счет использования в нем лишь одного источника опорного напряжения и уменьшения количества делителей напряжения.

МНОЖИТЕЛЬНОЕ УСТРОЙСТВО содержащее выходной сукматор, входные операционные усилители срезисторами в цепя:: обратной связи, вход первого операционного усилителя через первый входной резистор соединен с первым входом устройства и с первыми входами блоков суммирования и вычитания, выход первого операционного усилителя соединен с вторыми входами блоков сумг-.ирований и вьиитания, вход второго ог&рационного усилителя через второй входной резистор соединен с вторым входом устройства и с третьими входами блоков . суммирования и вычитания, выход второго операционного усилителя соединен с четвертыми входами блоков суммирования и вьпитания, выходы блока суммирования соединены с соответствующими входами первого блока вывыделения модуля, a выходы блока вычитания - с соответствующими входами второго блока выделения модуля, выход которого через первый делитель напряжения соединен с источником опорного напряжения,- к которому подключен вход второго делителя напряжения, общие выводы к,ждой пары резисторов первого делителя напряжения подключены к анодам соот- ветствующих диодов первой группы, общие выводы каждой пары резисторов второго делителя напряжения подключены к катодам соответствуюг г щих диодов второй группы, отличающееся тем, что, с целью упрощения, оно содержит третий делитель напряжения, включенный между источником опорного напряжения и первым входом выходного сумматора, катод каждого диода первой группы соединен с общим вьгаодом соотto ветствующей пары резисторов второго 00 делителя напряжения, анод казКдого диода второй группы соединен с общим ю выводом соответствующей пары резис торов третьего делителя напряжения, первый и второй входы выходного cykматора связаны с выходами соответственно первого и второго блоков выделения модуля, выполненньк в виде преобразователей напряжение - ток, a выход второго делителя напряжения соединен с шиной нулевого потенциала.