Вычислительное устройство Советский патент 1984 года по МПК G06F19/00 G06F17/27 

пульсов соответственно, выходы которых соединены с единичным входом триггера, первым, вторым входами эле мента ИЛИ и с первыми входами элемен тов И второй группы соответственно, выход триггера соединен с вторым вхо дом третьего элемента И, выходы первого регистра соединены с вторыми входами соответствующих элементов И первой группы, выходы которых соединены с первыми входами соответствующих элементов ИЛИ группы, выходы которых соединены с соответствующими входами второго дешифратора, выхо

29623

ды которого соединены с входами блока памяти, выход которого соединен с входом второго регистра, первая и вторая группы выходов которого соединены с входами первого дешифратора и с входами разрядов счетчика соответственно, выход элемента ИЛИ соединен со счетным входом счетчика, выходы разрядов которого соединены с вторыми входами элементов И второй группы, выходы которых; соедиенны с вторыми входами соответствующих элементов ИЛИ груп- пы.

ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО, содержащее первый счетчик, дешифратор блок памяти, три группы элементов И, три регистра, группу э-лементов ИЛИ, причем вход первого операнда соединен с входом первого регистра, выходы разрядов которого соединены с первыми входами соответствующих элементов И первой группы, выходы которых соединены с первыми входами соответствующих элементов ИЛИ группы, выходы которых соединены с входами соответствующих разрядов первого счетчика, выходы разрядов которого соединены с соответствующими входами дешифратора, выходы которого соединены с соответствующими адресными входами блока памяти, выход которого соединен с входом второго регистра, выходы разрядов которого, кроме последнего, соединены с первыми входами соответствую1цих элементов И второй и третьей групп, выходы элементов И второй группы соединены с соответствующими входами первой группы третьего регистра, выход которого является выходом устройства, о т л и ч а ющ е е с я тем, что, с целью расширения функциональных возможностей за счет выполнения операции умножения реляционной алгебры, оно содержит второй счетчик, четвертую группу элементов И и блок управления, причем блок управления содержит два регистра, две группы элементов И, группу элементов ИЛИ, счетчик, два дешифратора, блок памяти, генератор импульсов, элемент ИЛИ, три элемента И и триггер, причем вход второго операнда соединен с входами разрядов второго счетчика, выходы разрядов которого соединены с первыми входами элементов И i четвертой группы, выходы которых соединены с вторыми входами соответствующих элементов ИЛИ группы, выходы элементов И третьей группы соединены с соответствующими входами второй группы третьего регистра, выходы первого дешифратора блока управления с первого по шестой соединены соответственно с вторыми входами элементов И четвертой, второй, первой и третьtsD ей групп, счетными входами первого О О и второго счетчиков, первые входы первого и второго элементов И блока ю управления соединены с выходом последСО него разряда второго регистра, вход запуска устройства соединен с первыми входами элементов И первой группы с входом запуска генератора импульсов и с нулевым входом триггера блока управления, причем в блоке управления второй, седьмой, восьмой и девятый выходы первого дешифратора соединены с вторыми входами первого, второго и первым входом третьего элементов И и с входом останова генератора им

Изобретение относится к вычислительной технике и может быть исполь зовано в системах управления реля ционцыми базами данных.

Известно устройство для преобразования кодов с одного языка на другой, содержащее блок памяти, два регистра, дешифратор, элемент И и счетчик 1. Его недостаток - узкая область прШ1енения.

Известно устройство для преобразования кодов . с одного языка на другой, содержащее блок памяти, счетчик, дешифратор, регистр, два элемента

Недостатком данного устройства является узкая область применения.

Наиболее близким к изобретению по технической сущности является вычислительное устройство, содержащее счетчик, дешифратор, блок памяти, регистр, три группы элементов И, группу элементов ИЖ, два элемента И, причем выходы разрядов счетчика соединены с входом дешифратора, выход которого соединен с входом блока памяти, выход которого соединен с входом регистра, выходы разрядов которого соединены с первыми входами соответствующих элементов И первой и второй групп, выходы которых соединены соответственно с первыми входами соответствующих элементов ИЛИ группы и выходами устройства, прямой и ин:зерсный выходы первого дополнительного разряда регистра сообщены соответственно с вторыми входами элементов

И первой и второй групп, прямой и инверсный выходы второго дополнительного разряда регистра соединены соответственно с первыми входами первого и второго элементов И, выходы которых соединены соответственно со счетным входом счетчика и первыми входами элементов И третьей группы,- выходы которых соединены с, вторыми входами соответствующих элементов ИЛИ группы, выходы которых соединены с входами разрядов счетчика, первые входы элементов И третьей группы являются входами устройства, инверсный выход первого дополнительного разряда соединен с вторыми входами первого и второго элементов И. Данное устройство позволяет сопоставить входное- / коду эквивалентную последовательность выходных кодов СЗ 3.

Недостатком известного устройства являются малые функциональные возможности, так как не допускается сочетание двух последовательностей выходных слоев, что не позволяет его использовать для выполнения операции умножения реляционной алгебры.

Цель изобретения - расширение функциональных возможностей устройства за счет выполнения операции умножения реляционной алгебры.

Поставленная цель достигается тем, что вычислительное устройство, включающее в себя первый счетчик, дешифратор, блок памяти, три группы элементов И, три регистра, группу элементов ИЛИ, причем вход первого операнда соединен с входом первого регистра, выходы разрядов которого соединены с первыми входами соответствующих элементов И первой группы, выходы которых соединены с первыми входами соответствующих элементов ИЛИ группы, выходы которых соединены с входами соответствующих разрядов первого счетчика, выходы разрядов которого соединены с соответствующими входами дешифратора, выходы которого соединены с соответствующими ад ресными входами, блока памяти, выход которого соединен с входом второго регистра, выходы разрядов которого, кроме последнего, соединены с первым входами соответствующих элементов И второй и третьей групп, выходы элеме тов И второй группы соединены с соот ветствующими входами первой группы третьего регистра, выход которого яв ляется выходом устройства, содержит второй счетчик, четвертую группу эле ментов И и блок управления, причем блок управления содержит два регистра, две группы элементов И, группу элементов ИЛИ, счетчик, два дешифратора, блок памяти, генератор импульсов, элемент ИЛИ, три элемента И и триггер, причем вход второго операнд соединен с входами разрядов второго счетчика, выходы разрядов которого соединены с. первыми входами элементо И четвертой группы, выходы которых соединены с вторыми входами соответ ствующих элементов ИЛИ группы, выход элементов И третьей группы соединены с соответствующими входами второй группы третьего регистра, выходы пер вого дешифратора блока управления с первого по шестой соединены соответственно с ВТОР.ЫМИ. входами элементов И четвертой, второй, первой и треть- ей групп, счетными входами первого и второго счетчиков, первые входы первого и второго элементов И блока управления соединены с выходом после него разряда второго регистра, вход запуска устройства соединен с первыми входами элементов Ипервой группы с входом запуска генератора импуль-. сов и с нулевым входом триггера блока управления, причем в блоке управления второй, седьмой, восьмой и девятый выходы первого дешифратора соединены с вторыми входами первого, второго и первым входом третьего эле ментов И и с входом останова генератора импульсов соответственно, выходы которых соединены с единичным входом триггера, первым, вторым входами элемента ИЛИ и с первыми входами элементов И второй группы соответственно, выход триггера соединен с вторым входом третьего элемента И, выходы первого р егистра соединены с вторыми входами соответствующих элементов И первой группы, выходы которых соединены с первыми входами соответствующих элементов ИЛИ группы, выходы которых соединены с соответствующими входами второго дешифратора, выходы которого соединены с входами блокад памяти, выход которого соединен с входом второго регистра, первая и вторая группы выходов которого соединены с входами первого дешифратора и с входами разрядов счетчика соответственно, выход элемента ИЛИсоединен со счетным входом счетчика, выходы разрядов которого соединены с вторыми входами элементов И второй группы, выходы которых соединены с . вторыми входами соответствующих элементов ИЛИ группы. На фиг. 1 представлена схема пред- лагаемого вычислительного устройства; на фиг. 2 - схема блока управления. Вычислительное устройство содержит счетчик 1, дешифратор 2, блок 3 : памяти с дополнительным разрядом А, группу 5 элементов И, регистр 6 с последним разрядом 7, регистры 8 и 9, группы 10, 11 и 12 элементов И, группу 13 элементов ИЛИ, счетчик 14, блок 15 управления с выходами 16-21 и первым входом 22, вход 23 запуска, входы 24 и 25 и вьпсод 26 устройства, Блок 15 управления содержит регистры 27 и 28, причем вторая группа разрядов регистра 28 обозначена позицией 29, группы 30 и 31 элементов И, группу 32 элементов ИЛИ, счетчик 33, Два дешифратора 34 и 35, блок 36 памяти, вторая группа разрядов которого обозначена позицией 37, генератор 38 импульсов, элемент ИЛИ 39, элементы И 40, 41, 42 и триггер 43. Блок 15 управления микропрограммного типа, причем в регистре 27 находится адрес первой микрокоманды. По определению умножения отношение R на отношение S задается формулой (rs).r е R AS 6, s , где г и S - строки-кортежи отношений. Вычислительное устройство работает следующим образом. При включении питания регистры 6 и 9 обнуляются, а генератор 38 импульсов устанавливается в запертое состояние (не показано). В счетчик 14 по входу 24 записывается адрес второго отношения R, а в регистр 8 по входу 25 - адрес первого отношения S, Устройство готово к работе. По импульсу на входе 23 устройства запускается генератор 38 импуль сов (с определенной задержкой). Одно временно с этим обнуляется триггер 43 и адрес йервой микрокоманды из регистра 27 проходит на входы дешифратора 35„ При этом на регистр 28 считывается первая микрокоманда. Мик1зокоманда содержит код микрооперации и адрес следующей микрокоманды (разряды 29). Первая микрооперация расиифровывается дешифратором 34, который выдает сигнал на выход 16 бло ка 15о По нему открывается группа 10 элементов И, в результате чего адрес отношения R записывается в счетчик 1 Каждая ячейка блока 3 памяти соответ ствует строке-кортежу отношения. Адрес следующей микрокоманды с разрядов 29 регистра 28 заносится в счетчик 3 По первому импульсу с выхода генерато ра 38 открывается группа 30 элементов И и адрес-второй микрокоманды поступает на входы дешифратора 35.Приэтом на регистр 28 считывается код второй микрокоманды, в результате чего сигнал появляется на выходе 17 блока 15 По sTONfy сигналу первая строка отношения R принимается в dfepByre группу разрядов регистра 9. Если это не последняя строка отношения, то последт НИИ разряд 7 регистра 6 содержит ноль в гфотивном случае - единицу. При этом сигнал с второго выхода дешифратора 34 проходит через элемент И 40, устанавливая триггер 43 в единичное состояние. По следующему импульсу с выхода генератора 38 появляется сигнал на выходе 18 блока 15, по которому адрес отношения S принимается в счетчик 1. При этом на регистр 6 считывается первая строка отношения S Следующий импульс на выходе генератора 38 -приводит к появлению сигнала ка выходе 19 блока 15, по которому первая строка отношения S записывает ся во вторую группу разрядов регистра 9. Таким образом, первая строка произведения R®S может быть считана по группе 26 выходов устройства. Затем появляется сигнал на седьмом выходе дешифратора 34, При этом анализируется последний разряд 7 регистра 6 и, если его содержимое единичное (последняя строка отношения S), адрес следующей микрокоманды увеличивается на единицу сигналом с выхода элемента И 41 через элемент ИЛИ 39. Если считана не последняя строка отношения S, то этого увеличения не происходит. Б первом случае на регистр 28 считывается микрокоманда, вьщающая сигнал на восьмом выходе дешифратора 34, При .этом, если триггер 43 находится в единичном состоянии, то содержимое счётчика 33 увеличивается на единицу, в результате чего следующей считывается микрокоманда, по которой появляется сигнал на девятом выходе дешифратора 34, вс.педствие чего генератор 38 устанавливается в запертое состояние и работа устройства прекращается, В противном случае считывается микрокоманда, по которой появляется сигнал на выходе 21 блока 15, в результате чего содержимое счетчика 14 увеличивается на единицу (теперь он содержит адрес второй строки отношения R), После этого снова .выбирается микрокоманда, вьщающая сигнал на выходе 16 блока 15, и работа устройства продолжается. Во втором случае на регистр 28 считывается .микрокоманда, по которой появляется сигнал на выходе 20 блока 15, в результате чего содержимое счетчика 1 увеличивается на единицу (теперь он содержит адрес второй строки отношения S). При этом вторая строка отношения S принимается в регистр 6, После этого снова считывается микрокоманда, выдающая сигнал на выходе 19 блока 15, вследствие чего в регистре 9 формируется вторая строка произведения R®S. В дальнейшем устройство работает аналогичным образом. Положительный эффект от использования предлагаемого вычислительного устройства заключается в том, что, в то время как известное устройство позволяет только преобразовывать последовательность слов с одного языка на другой, оно за счет введения группы элементов И, счетчика и блока упавления дает возможность выполнять операцию умножения реляцио.нной алгебры, что допускает его использование в системах управления реляционными базами данных. Кроме того, если в качестве первого отношения задать отно- 5 112962 3 , имеющее одну строку, то предлагаемое устройство будет вьтолнять функции известного,необходимо только считывать выходную последовательность с первой половины третьего регистра.

16 17 18 19 20 21

Риг.2