Следящий электропривод Советский патент 1984 года по МПК H02P5/40 H02P7/42 

Изобретение относится к электротехнике, а именно к частотно-управляемым электроприводам переменного тока, и предназначено для использования в системах, требующих высокого качества регулирования.

По основному авт. св. № 1092686 известен следяющий электропривод, содержащий синхронный исполнительный двигатель, к каждой из силовых фазных обмоток которого через усилитель подключен выход блока выделения опгаб(ки сигнала задания данной фазы, включающий в свой состав последовательно соединенные блок умножения, подключенный одним входом к блоку задания, и вычитающий блок, выход которого является выходом блока вьщеления ошибки сигнала задания, пусковой блок, а также блок выделения фазных ЭДС, связанный с фазными обмотками синхронного исполнительного двигателя и снабженный выходами синфазной и опережающейквадратурной ЭДС, а в состав каждого блока выделения ошибки введен интегратор, при этом синфазные выходы блока вьщеления фазных ЭДС соединены с другими входами блоков вычитания, а выходы опережающей квадратурной ЭДС соединены с входами интеграторов, выходы которых подключены к соответствующим вторым входам блоков умножения.

Недостатком известного следящего электропривода является невысокая точность из-за неконтролируемого дрейфа входной цепи операционного усилителя, который не позволяет осуществить точное интегрирование входного сигнала.

Целью изобретения является повы:шение точности регулирования путем устранения дрейфа интеграторов.

Указанная цель достигается тем, ,что в следящий электропривод введены два фазных формирователя импульсов .сброса, а каждый из интеграторов блоков вьщеления ошибки сигнала задания снабжен дополнительным входом подключенным к одному из выходов соответствующего фазного формирователя импульсов Сброса, второй выход которого соединен с выходом соответствующего интегратора, а вход подключен к выходу синфазной ЭДС соответствующей фазы блока вьщеления фаэньпс ЭДС, при этом каждый из фазных формирователей импульсов сброса вьгполнен состоящим из двух блоков определения полярностей сигналов, фазосдвигающей RC-цепи, резистора, логической схемы ИСКЛЮЧАМ)ЕЕ ИЛИ и. управляемого ключа, выходы которого образуют выходы фазного формирователя импульсов сброса, а управляющий вход подключен к выходу логической схемы ИСКЛЮЧАЮЩЕЕ ИЛИ, соединенной входами с выходами блоков определения полярностей сигналов, вход первого из которых подключен к выходу фазосдвигающей RC-цепи, вход второго подключен к одному из выводов резистора, другой вывод которого объединен с .входом фазосдвигающей RC-цепи и образует вход фазного формирователя импульсов сброса.

На чертеже изображена структурная схема двухфазного варианта следящего электропривода.

Следящий электропривод состоит из синхронного исполнительного двигателя 1, блока 2 выделения фазных ЭДС, блоков 3 и 4 выделения ошибки сигнала задания по фазам исполнительного двигателя 1, усилителей 5 и 6, блока 7 задания. Каждый из блоков 3 и 4 вьщеления ошибки сигнала задания содержит последовательно включенные интеграторы 8 и 9, блоки 10 и 11 .умножения, блоки 12 и 13 вычитания. Для начального пуска следящий электропривод при необходимости может быть снабжен также пусковым блоком 14 связанным с интеграторами 8 и 9. С помощью пускового блока 14 обеспечивается установка.исходного состояния интеграторов 8 и 9 перед пуском и начальное изменение их выходных сигналов. Выход каждого из блоков 3 и 4 вьщеления ошибки сигнала задания через усилители 5 и 6 соответственно подсоединены к своей силовой фазной обмотке синхронного исполнительного двигателя 1, с которым связан блок 2 вьщеления фазных ЭДС. Последний имеет для фаз А и В синхронного исполнительного двигателя 1 соответствующие этим фазам выходы А и В синфазных ЭДС и выходы A(j и Bj, опережающих квадратурных ЭДС. Вьгход блока 7 задания соединен со входами блоков 10 и 11 умножения.

Выход синфазной ЭДС А, блока 2 вьщеления фазных ЭДС соединен с другим входом вычитающего блока 12, а выход Aj опережающей квадратур3

ной ЭДС блока 2 вьщеления фазных ЭДС соединен со входом интегратора 8. Аналогично выход В. блока 2 выделения фазных ЭДС подключен к другому входу вычитающего блока 13, а выход BK блока 2 выделения фазных ЭДС ко входу интегратора 9.

Блок 2 выделения фазных ЭДС может быть выполнен, например, в виде дополнительных тахометрических обмоток синхронного исполнительного двигателя 1.

В следящий электропривод введены два фазных формирователя 15 и 16 импульсов сброса, а каждый из интеграторов 8 и 9 блоков 3 и 4 выделения ошибки сигнала задания снабжен дополнительным входом, подключенным к одному из выходов соответствующих фазных формирователей 15 и 16 импульсов сброса, второй выход которых соединен с выходом соответствующих интеграторов 8 и 9, а вход подключен к выходу синфазной ЭДС соответствующей фазы блока 2 вьвделения фазных ЭДС, при этом каждый из фазных формирователей 15 и 16 импульсов сброса вьтолнен состоящим из двух блоков 17, 18 и 19, 20 определения полярностей сигналов, фазосдвигающей RC-цепи 21 и 22, резисторов 23 и 24, логических схем ИСКЛЮЧАЮЩЕЕ ИЛИ 25 и 26 и управляемых ключей 27 и 28, выходы которых образуют выходы фазных формирователей 15 и 16 импульсов сброса, а управляющий вход подключен к выходу логических схем ИСКЛЮЧАЮЩЕЕ ИЛИ 25 и 26, соединенных входами с .выходами блоков 17, 18 и 19, 20 определения полярностей сигналов, вход первого из которых 17(19) подключен к выходу фазосдвигающей RC-цепи 21(22), а вход второго подключен к одному из выводов резисторов 23 и 24, другой вывод которого объединен с входом фазосдвигающей RC-цепи 21(22) и образует вход фазных формирователей 15 и 16 импульсов сброса.

Следящий электропривод работает следующим образом.

Сигнал с выхода блока 7 задания, поступающий на блоки 10 и 11 умножения, определяет долю эталонных напряжений, роль которых в каждой фазе выполняют выходные напряжения интеграторов 8 и 9, соответствующие

310094

например, требуемой скорости вращения электропривода.

На основные входы интеграторов 8 и 9 поступают опережающие квадра5 турные ЭДС соответственно А, Вц с выходов блока 2 вьщеления фазных ЭДС, После масшта-бирования с помощью блоков 10 и 11 .умножения выходные сигналы интеграторов 8 и 9 поступа-

10 ют на первые входы блоков 12 и 13 вычитания соответственно, на другие входы которых поступают синфазные ЭДС соответственно А., В, с выходов блока 2 выделения фазных ЭДС,

15 На выходах блоков 12 и 13 вычитания формируются фазные сигналы рассогласования между заданной и измеренной скоростью вращения, которые являются управляющими сигналами для

20 усилителей 5 и 6, обладающих свойствами управляемых -источников тока и питающих обмотки синхронного двигателя 1, При этом управляют величиной момента синхронного двигате25 ля 1,

При изменении магнитного потока синхронного исполнительного рвигателя 1 под влиянием различных деста билизирующих факторов амплитуды этаjQ лонных напряжений на выходах интеграторов 8 и 9, а также амплитуды синфазных ЭДС . и В. изменяются пропорционально, благодаря чему фазные си1;налы рассогласования на выходах блоков 12 и 13 вычитания не изменяются, что обеспечивает высокую стабильность коэффициента усиления следящего электропривода и высокую точность,

Дальнейшее повышение точности сле:дящего электропривода связано с уст.ранением дрейфа интеграторов 8 и 9. При этом синфазные ЭДС А, В с выходов блока 2 выделения фазных ЭДС по ступают, соответственно на входы фазных формирователей 15 и 16 импульсов сброса.

Фазовый сдвиг, определяемый 0 RC-цепями 21 и 22, регулирует длительность импульсов сброса для интеграторов 8 и 9 соответственно. Для обеспечения требуемого минимального напряжения U, на выходе интеграто5 ра, выполненного на операционном

усилителе с напряжением не нуля и,, непосредственно в конце процесса сброса при периоде Т рабочей частоты электропривода необходимо выдержать соотношение с„е„ время импульса сброса; сопротивление на дополнительном входе интегратора (сопротивление разряда конденсатора интегратора); сопротивление на основном входе интегратора; величина емкости конденсатора в интеграторе. С помощью блоков 17 и 18 определения полярностей сигналов в фазном .формирователе 15 импульсов сброса формируются импульсы, соответствующ переходам через ноль сдвинутого по фазе (с помощью RC-цепи 21) сигнала синфазной ЭДС А и собственно сигн ла синфазной ЭДС А. Выходы блоков определения полярностей сигналов 17 и 18 воздействуют на логическую схему ИСКЛЮЧАЮЩЕЕ ИЛИ 25, выход которой определяет состояние управляемого ключа 27. Аналогичные операции выполняются и в фазном формирователе 16 импульсов сброса. В моменты времени, когда синфазные ЭДС А и В(ч на выходах блока 2 вьщеления фазных ЭДС переходят через нулевые значения, в соответствующих формирователях 15 и 16 импульсов сброса формируются сигналы на замыкание управляемых ключей 27 и 28. При этом напряжения, накопленные в интеграторах 8 и .9 за счет погрешностей обнуляются. Обнуление каждого из интеграторов происходит дважды за электрический, период изменения сигнала на входе, что обеспечивает уменьшение ошибок интегрирования. Таким, образом, введение в следящий электропривод фазньпс формирователей импульсов сброса, связанных с интеграторами и блоком выделения фазных ЭДС, обеспечивает периодическое обнуление накопленных за счет погрешностей напряжений на выходах интеграторов, благодаря чему уменьшаются ошибки интегрирования и повьш1ается точность регулирования в сравнений с известным устройством.

СЛЕДЯЩИЙ ЭЛЕКТРОПРИВОД по авт. св. № 1092686,0 т л и ч а ю щ и и с и тем, что, с целью повышения точности, в него введены два фазных формирователя импульсов сброса, а каждый из интеграторов блоков выделения ошибки сигнала задания снабжен дополнительным входом, подключенным к одному из выходов соответствующего фазного формирователя импульсов сброса, второй выход которого соединен с выходом соответствующего интегратора, а вход подключен К выходу синфазной ЭДС соответствующей фазы блока выделения фазных ЭДС, при этом каждый из фазных формирователей импульсов сброса выполнен состоящим из двух блоков определения полярностей сигналов, фазосдвигающей RC-цёпи, резистора, логической схемы ИСКЛЮЧАЮЩЕЕ ИЛИ и управляемого ключа, выходы которого образуют выходы фазного формирователя импульсов сброса, а управляющий вход подключен к выходу логической схемы ИСКЛЮЧАЮЩЕЕ ИЛИ, соединенной входами с выходами блоков определения полярностей сигналов, вход первого из которых (Л подключен к выходу фазосдвигающей RC-цепи, вход второго подключен к одному из выводов резистора, другой вывод которого объединен с входом фазосдвигающей RC-цепи и образует вход фазного формирователя импульсов сброса.