Устройство для когерентной обработки фазоманипулированных сигналов Советский патент 1984 года по МПК H04L27/233 

, Изобретение относитя к радиоэлектронике и может быть использова но в системах передачи дискретной информации при манипуляции с минимальным сдвигом частоты. Известно устройство для когерент ной обработки сигналов при манипуля ций с минимальным сдвигом частоты, содержащее квадратор, выход которог через две параллельные цепи, состоя щие из последовательно соединенных блока фазовой автоподстройки частоты и делителей частоты на два, подключен к входам первого и второго сумматоров и к входам первого перемножителя, выход которого подключен к входу полосового фильтра, выход которого соединен с первым входом переключателя и с первым вхо дом первого интегратора, первьй выход которого соединен с входом первого решающего блока, выход которог соединен с вторым входом переключа. теля, третий вход которого соединен с выходом второго интегратора, перв вход которого соединен с вторым вых дом первого интегратора, второй вход которого соединен с выходом второго пер.емножителя, первый вход которого соединен с выходом второго перемножителя, первый вход которого соединен с выходом первого сумматора, выход второго сумматора соединен с первым входом третьего перемножителя , второй вход которого соединен с вторым входом второго перемножителя и с входом квадратора выход третьего перемножителяподклю чен к второму входу второго интегра тора 13. Недостатком этого устройства является низкая помехоустойчивость :при работе с малым отношением сигна ;Шум, связанная с неоптимальностью схемы снятия манипуляции. Наиболее близким техническим решением к изобретению является устройство для когерентной обработки фазоманипулированных сигналов, содержащее в каждом из двух каналов фазовый детектор, выход которого че :рез согласованный фильтр подключен к первому входу решающего блока, вы ход которого соединен с первым вхо:дом перемножителя, причем первый ВХОД фазового детектора первого .канала соединен с первым входом фанзового детектора второго канала, второй вход которого соединен с пер 7 вым выходом фазовращателя, вход которого соединен с выходом управляемого генератора, вход которого подключен к.выходу фильтра нижних частот, вход которого подключен к выходу блока вычитания, а второй выход фазорасщепителя соединен с вторым входом фазового детектора первого канала Г2. Однако известное устройство обладает низкой помехоустойчивостью обработки сигналов при манипуляции с минимальным сдвигом частоты. Цель изобретения - повышение помехоустойчивости обработки сигналов при манипуляции с минимальным сдвигом частоты. Поставленная цель достигается тем, что в устройство для когерентной обработки фазоманипулированных сигналов, содержащее в каждом из двух каналов фазовый детектор, выход которого через согласованный фильтр подключен к первому входу решающего блока, выход которого соединен с первым входом перемножителя, причем первый вход фазового детектора первого канала соединен с первым входом фазового детектора второго канала, второй вход которого соединен с первым выходом фазорасщепителя, вход которого соединен с выходом управляемого генератора, вход которого подключен к выходу фильтра нижних частот, вход которого подключен к выходу блока вычитания, а второй выход фазорасщепителя соединен с -вторым входом фазового детектора первого канала, введены блок задержки тактовых импульсов, а в каждый канал формирователь управляющих импульсов, элемент задержки и блок памяти,первый вход которого соединен с выходом формирователя управляющих импульсов, вход которого соединен с вторым входом решающего блока и с соответствующим выходом, блока задержки тактовых импульсов, выход фазового детектора первого канала через элемент задержки подключен к второму входу перемноимтеля второго канала, выход которого соединен с вторым входом блока памяти, выход которого соединен с первым входом блока вычитания, второй вход которого соединен с выходом блока памяти первого канала, второй вход которого соединен с выходом перемножителя, второй вход которого подключен 3 к выходу элемента задержки второго канала, при этом вход формирователя управляющих импульсов первого канала является тактовым входом устройства На фиг. 1 изображена структурная электрическая схема предложенного устройства-, на фиг. 2 - дискриминационная характеристика устройства а на фиг. 3 и 4 - временные диаграммы, поясняющие принцип работы устройства соответственно при нали- ; чии некоторого фазового рассогласования и в случае отсутствия фазовой ошибки на фиг. 3 - «, 5 - сигналы на выходах фазовых детекторов 1 двух каналов приема при наличии фазовой ошибки-приходящими и опорными сигналами V на фиг. 3 е, г - напряжения н выходах 3 решающих блоков; на фиг. Зй е- задержанные на интервал времени t, -Т+лт элементом задержки сигналы для двух каналов приема, где Т -неболь шая задержка, обеспечивающая надежное срабатывание всей схемы. Предложенное устройство для когерентной обработки фазоманипулированных сигналов содержит фазовые детекторы 1, согласованные фильтры 2, решающие блоки 3, перемножители 4, элементы 5 задержки, фазорасщепител 6, управляемый генератор 7, фильтр 8 нижних частот, блок 9 вычитания, блоки 10 памяти, формирователи 11 уп равляющих импульсов, блок 12 задержки тактовых импульсов. Устройство работает следующим образом. Входной сигнал поступает синфазно на фазовые детекторы 1 квадратурных каналов, на которые со сдвигом на JF/2 через фазорасщепитель 6 подано опорное напряжение с управляемого генератора 7. Видеосигналы с фазовых детекторов 1 поэлементно оптимально обрабатываются в согласованных фильтрах 2 и-поступают на решающие блоки 3, где принимается ре шение о знаке принятой посыпки сигналов в моменты времени, определяемые тактовыми импульсами и соответствующие максиальному отношению сигнал-шум в данном Канаде. С учетом принципа формирования сигналов при манипуляции с минимальным сдвигом частоты посыпкц в каждом из квадратурных каналов имеют синусоидальную форму, их длительность соста ляет 2 Т , где Т - длительность символа передаваемой двоичной последо374вательности, а границы посылок в квадратурных каналах сдвинуты между собой на интервал Т , Б связи с этим моменты принятия решения в квадратур- ных каналах также сдвинуты между собой на интервал т и.повторяются с тактовым интервалом 2Т . Так как максимум отношения сигнал-шум-на выходе согласованного.фильтра 2 и Последующее принятие решения о знаке посылки в решающем блоке 3 имеют место по окончании каждой посылки, бинарные сигналы перемножителей 4, поступающие с решающих блоков 3, оказываются задержанными на длительность посылки сигнала, т.е. на 2Т , по отношению к видеосигналу на выходе фазовых детекторов 1. С другой стороны, последовательности посылок обоих каналов сдвинуты друг относительно друга на Т , причем в моменты времени, соответствующие максимуму сигнала по амплитуде в одном канале, имеет место минимум сигнала в другом канале. При наличии фазовой расстройки управляемого генератора 7 в тактовых точках напряжение на выходе фазового детектора 1 с точностью до знака (за счет наличия манипуляции) пропорционально величине этой расстройки. Использование решающей обратной связи для снятия манипуляции позволяет обеспечить нормальную работу кольца фазовой автоподстройки частоты (ФАПЧ) . Задержанные элементами 5 задержки сигналы с выходов фазовых детекторов 1 поступают на второй вход перемножителя 4. Величина задержки сигнала элементом 5 задержки с учетом времени срабатьшания решающего блока 3 должна быть выбрана несколько больше Т . Необходимо отметить, что известного устройства величина задержки составляет 2Т . Для устой- чивого срабатывания всей схемы с учетом имеющейся задержки при обработке сигналов формирователь 11 управляющих импульсов вырабатывает импульсы, задержанные относительно тактовых импульсов, подаваемых на вторые управляющие входы решающих блоков 3. В соответствии с моментами времени, определяемыми импульсами формирователя Я yпpaвляющиk инпульсов, блок 10 памяти каждого канала один раз за интервал времени 2Т осуществляет запоминание уровня напр,яжения, поступающего с вькода пе5ремйожителя 4. Величина напряжения на выходе блока 10 памяти каждого канала определяется величиной фазовой ошибки опорного напряжения с вы хода управляемого генератора 7 отно сительно входного сигнала, измеренной в моменты прихода управляющих импульсов на соответствующий блок 1 памяти,-а знак напряжения на выходе блока 10 памяти каждого канала определяется знаком фазовой ошибки опорного напряжения относительно входного сигнала. Величины напряжений на выходах обоих блоков 10 памяти одинаковы, а знаки противоположны, поэтому полезное напряжение.на выходе блока 9 вычитания имеет удвоенную величину по сравнению с напряжением на выход блока 10 памяти. Результирующая дискриминационная характеристика ус ррйства, т.е. зависимость напряжения на выходе фильтра 8 нижних частот от фазовой ошибки между входным и опорным сигналами, при наличии по дачи на вход устройства сигналов манипуляции с минимальным сдвигом частот имеет форму половины синусои повторяющуюся через .JT (фиг. 2). Такая дискриминационная характеристика устройства обеспечивает нормал ную работу петли ФАПЧ управляемого генератора 7 по входному сигналу с манипуляцией с минимальным сдвигом частоты. Необходимые параметры петли ФАПЧ обеспечиваются фильтром 8. нижних частот. В результате перемножения сигналов с ю 1Ходов решающего блока 3 и элемента 5 задержки, поступающих с противоположных каналов, осуществляется съем манипуляции с несинфазной составляющей Сигн 376 ла так, что в соответствующих тактовых точках образуются напряжения, пропорциональные величине фазовой расстройки (фиг. 3 ж , з). Блоки 10 памяти обоих каналов осуществляют запоминание напряжения с вькодов перемножителей 4 в моменты времени, когда в данном канале присутствует только несинфазная составляющая сигнала (фиг. 3 и , к ). Объединением в блоке 9 вычитания этих напряжений обоих каналов приема и фильтрацией напряжения в фильтре 8 нижних частот осуществляется формирование управляющего напряжения подстройки, кото рое подается на управляемый генератор 7 (фиг. 3 л ), чем обеспечивается нормальная работа петли ФАПЧ. Соответствующие временные диаграммы для случая точной настройки приведены на фиг. 4(х,Б, 6 ,г,д, е, , э, и , к , л . Дискриминационная характеристика кольца ФАПЧ устройства имеет вид (фиг. 2) sinWsi n (coeif ) в то Время как у известного устройства она имеет вид sin2W si(n (cos 2if) где Ч - фазовая расстройка управляемого генератора 7 относительно номинального значения, так что размах дискриминационной характеристики устройства в два раза больше, чем у известного устройства {- -, - 5 НМРГТП Г А , Л I вместо -I 4 TJ Таким образом, в предлаг аемом устройстве обеспечивается высокая помеоустойчивость приема сигналов за счет оптимального вьщеления опорного напряжения и снижения чувствительности к фазовым шумам.

УСТРОЙСТВО ДЛЯ КОГЕРЕНТНОЙ ОБРАБОТКИ ФАЗОМАНИПУЛИРОВАННЫХ СИГНАЛОВ, содержащее в каждом из двух каналов фазовый детектор, выход которого через согласованньй фильтр подключен к первому входу решающего блока, выход которого соединен с первым входом перемножителя, причем первый вход фазового детектора первого канала соединен с первым входом фазового детектора второго канала, второй вход которого соединен с первым выходом фазорасщепителя, вход которого соединен с выходом управляемого генератора, вход-которого подключен к выходу фильтра ;нижних частот, вход которого подклю чен к выходу блокавычитания, а второй выход фазовращателя соединен с вторым входом фазового детектора первого канала, отличающееся тем, что, с целью повышения помехоустойчивости обработки сигналов при манипуляции с минимальным сдвигом частоты, в него введены блок задержки тактовых импульсов, а в каждый канал - формирователь управляющих импульсов, элемент задержки и блок памяти, первый вход которого соединен с выходом формирователя управляющих импульсов, вход которого соединен с вторым входом решающего блока и с соответствующим § выходом блока задержки тактовых импульсов , выход фазового детектора (Л первого канала через элемент задержки подключен к второму входу перемножителя второго канала, выход .которого соединен с вторьм входом блока § памяти, выход которого соединен с первым входом блока вычитания, второй вход которого соединен с выхосо дом блока памяти первого канала, второй вход которого соединен с выходом перемножителя, второй вход косо торого подключен к выходу, элемента задержки второго канала, при этом вход формирователя управляющих импульсов первого канала является тактовым входом устройства.

ти.

Ii

и

IIIr

Л

II

Фиг.З

и.к.лФигЛ