Цифровой генератор синусоидальных колебаний Советский патент 1985 года по МПК H03B19/00 

.1 Изобретение относится к радиотех . нике и может использоваться в автоматизированных стендах для скятия динамических характеристик цифровых приводов. Известен цифровой генератор синусоидальных колебаний содержащий генератор переменной частоты, генератор фиксированной частоты, логический блок, последовательно соединенные счетчик, постоянное запоминающее устройство, цифроаналоговое устройство, переключатель полярности и устройство подавления помех,а также первое и второе устройства / управления СО Недостатком такого й,к ового генератора cинycoидiaльныx колебаний является невозможность программного задания амплитуды выходного сигнала. Наиболее близким по технической сущности к предлагаемому является цифровой генератор синусоидальных колебаний, содержащий последователь но соединенные генератор импульсов делитель частоты, программируемьй делитель частоты, первый счетчик, постоянное запоминающее устройство и первый цифроаналоговый преобразователь .2. Однако известный цифровой генера тор синусоидальных колебаний не обе печивает получение последовательнос ти синусоидальных колебаний с прог раммируемыми значениями частоты, амплитуды, постоянной составляющей каждого периода и паузы между перио дами. Цель изобретения - обеспечение программного управльния частотой, амплитудой и паузой между периодами синусоидальных колебаний. Поставленная цель достигается тем, что в цифровой генератор синусоидальных колебанийi содержащий последовательно соединенные генератор импульсов, делитель частоты, программируемый делитель частоты, первый счетчик, постоянное запоминающее устройство .и первый цифроаналоговый преобразователь, введены последовательно соединенные первый делитель частоты с дробнопеременным коэффициентом деления, второ делитель частоты с дробнопеременным коэффициентом деления, второй счетчик, регистр памяти и второй цифроаналоговый преобразователь, последо 61 вательно соединенные третий счетчик, блок сравнения и элемент задержки, выход которого подключен к входу разрешения предустановки второго счетчика, а также:введены формирователь импульсов и блок памяти, входы которого соединены с второй группой выходов первого счетчика, первая, вторая и третья группы выходой блоKa памяти подключены соответственно к управляющим входам программируемого делителя частоты, к управляющим входам второго делителя частоты с дробноперемениым коэффициентом деления и к входам предустановки второго счетчика, вход формирователя импульсов объединен, с управляющим входом .третьего счетчика и подключен к выходу блока сравнения, вторая группа входов которого объединена с управлякмдими входами первого делителя частоты с дробнопеременным коэффициентом деления и подключена к выходу постоянного запоминающего устройства, вход и выход первого делителя частоты с дробнопеременным коэффициентом деления соответственно подключены к выхОду генератора импульсов, и к сигнальному входу третьего счетчика,а первый и второй выходы формирователя импульсОв соответственно подключены к входу разрешения записи регистра памяти-и к входу сброса третьего счетчика. На чертеже изображена структурная электрическая схема цифрового генератора синусоидальных колебаний. Цифровой генератор синусоидальных колебаний содержит генератор 1 импульсов, делитель 2 частоты програмируемый делитель 3 частоты, первый счетчик 4, постояннее запомиианяцее устройство ПЗУ 5, первыД цифроаналоговый преобразо ватель ЦАП 6 блок 7 памя- ц ти, первый делитель частоты с дробнопеременным коэффициентом деления (ДДПКД ) 8, второй ДДПКД 9, второй счетчик 10, регистр 11 памяти, второй ЦАП 12, третий счетчик 13, . блок 14 сравнения, элемент 15 задержки, формирователь 16 импульсов. Цифровой генератор синусоидальных колебаний работает следующим образом. После сброса устройства в исходное состояние на первой, второй и третьей группах выходов блока 7 памяти npHtyTCTByror коды N(d),N(о) и N-(o), определяющие соответственн коэффициент деления программируем го делителя 3i знаменатель коэффици ента деления второго ДДПКД 9 и сое тояние предустановки второго счетчи ка 10. Импульсы с частотой следования f(o) f p/k N(o), где fp- ча тота импульсов генератора 1; К - коэффициент деления 2, посту пают на вход первого счетчика 4, выходы младших разрядов которого задают соответствующий адрес в ПЗУ 5. На выходе последнего появляется функциональная последователь.ность кодов, поступающая на входы первого ЦАП 6. С приходом 2 -го импульса на вхо первого счетчика 4 завершается формирование периода выходного сигнала код на группе входов перйого счетчика 4, соединенных с входами ПЗУ 5 принимает значение 0...0, а код на выходах старших разрядов ( вторая группа выходов ) первого счетчика 4 увеличивается на единицу, программа в блоке 7 памяти переходит на шаг с новыми значениями . , N ,1 , и начинается формирование вт рого периода выходного сигнала и т.д. На выходах ПЗУ 5 и на входе первого ЦАП 6 в аналоговой форме форми руется последовательность синусоидальных сигналов вида (2Л.,.Я , где N - максимальное значение выхо ного кода ПЗУ 5} А),- - частота выходных колебаний, программно зада-г ваемая на каждом шаге (n При сбросе в исходное состояние второй счетчик 10 и регистр II пред устанавлившптся в состояние N,(0) После сброса блок 14 сравнения нахо дится в состоянии несовпадения кодов, и логический уровень 1 на его выходе разрешает счет импульсов третьему счетчику 13 и через элемент 15 задержки разрешает счет импульсов второму счетчику 10 из состояния предустановки. Числитель дробных коэффициентов первого 8 и второго 9 ДДПКД равен 2, где п - число их разрядов (равное числу разрядов выходного кода Np(j) ПЗУ 5, а знаменатель равен соответственно значению кода на управляющих входах каждого из ДДПКД 8 и 9. .На счетный вход третьего счетчика 13 поступают импульсы частотой fpNtO)/2 ,ана счетный вход второго счетчика 10 импульсы с час- f .По истетотой N2( -ri - -conai чении времени f N„(0) fo clOl f, код на выходе третьего счетчика 13 достигает значения Ng (0), на код N на выходе второго счетчика знаN 101 чения Nj(0) - - NJl01 15 сравнения переходит в состояние совпадения и формирует на выходе уровень логического О, который запрещает по входу управления третьего счетчика 13 счет импульсов и через время задержки f элемента задержки предустанавливает второй счетчик 10 в состояние N (О). При изменении уровня на входе формирователя 16 импульсов с логической 1 на логический О на его первом выходе формируется импульс разрешения записи регистру П, и в него записывается код ( N (.о|. Для записи необз одкмо выполнить усr,tз 1/ , тельность импульса на выходе форми-, рователя 16 импульсов, f - предельное значение частоты импульсов на счетном входе второго счетчика 10. Блок 14 сравнения находится в сос тоянии совпадения до изменения коА o(j) в момент переадресации ПЗУ 5. При этом на выходе блока 14 сравнения формируется уровень логической 1, который поступает на вход управления третьего счетчика 13, на вход формирователя 16 импульсов и на вход элемента 15. задержки. Начинается подсчет импульсов вторым 10 5 третьим 13 счетчиками и т.д. Для нормальной работы необходимо выполнить условие Tj. i-Tj 1/f,(i|, которое определяет требуемьтй коэффициент деления К делителя 2 : 5 Таким образом, через время с, после каждого изменения кода импул сом разрешения записи в регистр 11 записывается код, присутствующий в не егб информационных входах, при этом предыдущая запись автоматически стирается. Если в момент изменения кода Ne(j) происходит переход программы на новый шаг i, то второй счетчик 10 сначала предустанавливается в состояние Nj(i), а через время начинает подсчет импульсов. На вход второго ЦАП 12 поступает функциональная последовательность кодов, воспроизводимая на выходе последов тельность сигналов вида h-Njlil Ka NJti c фазовым сдвигом, равным сительно последовательности на выхо де первого ЦАП 6, При этом значения з(NЛi). Nj(i) и Nj(i) программно задаются для каждого периода выходного сигнала и определяюгт соответственно частоту следования, амплиту ду и постоянную составляющую выходного сигнала. , Если на шаге i на второй группе выходов блока 7 памяти вызван код N.(1) 0...0, то в течениешага iимпульсы поступают на счет66ный вход второго счетчика 10, и регистр 11 находится в состоянии N(i), обеспечивая на выходе второго ЦАП I2 паузу длительностью N,cn - с уровнем N.(i). При переходе первого счетчика 4 из полностью заполнениого состояния в нулевое, что соответствует окончанию формирования выходной последовательности колебаний, программа автоматически переходит на шаг , обеспечивая цикличность работ |1. Если на шаге с на первой группе выходов блока 7 памяти вызван код N(i) 0...0, то импульсы не поступают на вход первого счетчика, и программа автоматически останавливается на шаге с.. . Таким образом, в предложенном цифровом генераторе синусоидальных колебаний на выходе второго ЦАП 12 формируется последовательность синусоидальных колебаний с программируемыми, значениями частоты следования, амплитуды и постоянной составляющей каждого периода, с программным заданием паузы между выбранными периодами, а также осуществляется автоматическая остановка на выбранном шаге программы. JQlпя изменения параметров выходных синусоидальных колебаний блок 7 памяти переводится в режим перезаписи, и в него заносится новая программа.

ЦИФРОВОЙ ГЕНЕРАТОР СИНУСОИДАЛЬНЬК КОЛЕБАНИЙ, содержащий последовательно соединенные генератор импульсов, делитель частоты, программируемый делитель частоты, первый счетчик, постоянное запоминакнцее устройство и первый цифроанапоговый преобразователь, отличающийся тем, что, с целью обест печения программного управления частотой, амплитудой и паузой между периодами синусоидальных колебаний, введены последовательно соединенные первый делитель частоты с дробнопеременным коэффициентом деления, второй делитель частоты с дробнопеременным коэффициентом деления, второй счетчик, регистр памяти и второй цифроаналоговый преобразователь, последовательно соединенные третий счетчик, блок сравнения и элемент задержки, выход которого подключен к входу размещения рредустановки второго счетчика, а также введены формирователь импульсов и блок памяти, входы которого соединены с второй группой выходов первого счетчика, первая, вторая и третья группы выходов блока памяти подключены соответственно к управляюпщм входам программируемого делителя частоты, к управляющим входам второго делителя частоты с дробнопеременным коэффициентом деления и к вхо% дам предустановки второго счетчика, вход формирователя импульсов объе динен с управляющим входом третьего счетчика и подключен к выходу блока сравнения, вторая группа выходов Лоторого объединена с управляющими входами первого делителя частоты с дробнопеременным коэф циентом деления и подключена к выходу постоянного запоминающего устройства, вход и вы:ход первого делителя частоты с дробСО нопеременным коэффициентом деления со соответственно подключены к выходу Од генератора импульсов и к сигнально4 Од му входу третьего счетчика, а первый и второй выходы формирователя импульсов соответственно подключены к входу разрещения записи регистра памяти и к вхгду сброса третьего счетчика.