Микропрограммное управляющее устройство Советский патент 1985 года по МПК G06F9/22 

мента И, второй прямой вход которого соединен c() -м выходом регистра блокировки, инверсные входы второго элемента И соединены с выходом элементов И roynhbi, выход второго элемента И с (n+i) -м инверсным входом г.. jporo элемента И и с (п4--(| -м информационным входом регистра блокировки, кроме того, блок проверки услсвт-и содержит три группы элементов и, элемент ИЛИ, дешифратор, мультиплексор и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого соединен со стробируйщим входом дешифратора и является управлякнцим выходом блока проверки условий, первый вход элемента ИСКЛЮЧАЩЕЕ ИЛИ соединен с выходом мультиплексора, k-й информационный вход которого (Ц 1,2,...,-№, где Л1 - количес;;во анализируемых логических условий ) соединен с прямым входом Ь-го элемента И первой группы и является К-м входом второй группы проверки условий, инверсный вход . элемента И первой группы соё7467

динен с первым входом элемента И второй группы и с tc -м выходом дешифратора, первый и второй

i входы k-ro элемента ИЛИ группы соединены соответственно с выходом ,1с-х элементов И первой и второй групп, первые входы элементов И третьей группы являются входами первой группы блока проверки условий, выход Ч-го элемента ИЛИ соединен с вторым входом tc-ro элемента И третьей группы, выход которого является адресным выходом группы блока проверки условий, третьи входы элементов ИШ группы соединены с первым входом третьей группы блока проверки условий, вторые входы

.элементов И второй группы соединены с {т+1) -м информационным входом мультиплексора, с вторым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и с вторым входом третьей, группы блока проверки условий, остальные входа третьей группы блока проверки условий соединены с входами дешифратора и с управляющими входами мультиплексора.

МИКРОПРОГРАММНОЕ УПРАВЛЯИДЕЕ УСТРОЙСТВО,содержащее блок памяти микрокоманд,регистр микрокоманд,регистр адреса,блок -проверки условий, генератор тактовых импульсов,регистр блокировки, первый элемент И и группу элементов И, причем группа выходов кода операции регистра микрокоманд является первой группой управляющих выходов устройства, выходы кода микрооперации регистра микрокоманд соединены с первыми прямыми входами элементов И группы, выход i-го элемента И труппы . (, 2,... , (n-ll где п- разрядность кода микроопераций, соединен с i-м инперсным входом первого элемента И, с -м инверсным входом первого элемента И, с i-M информационным входом регистра блокировки и с инверсными входами с (i+l)-ro по п-й элементов И группы и является I-M управлякнцим выходом второй группы устройства, выход п -го эле 1ента И группы соединен G п-м инверсным входом первого элемента И, с п-м информационным входом регистра блокировки и является п-м управляющим выходом второй группы устройства, j-й выход (j t,2,..., п ) регистра блокировки соединен с вторым прямым входом j-ro элемента И группы, группа выходов кода адреса регистра микрокоманд соединена с первой группой входов блока проверки условий, вторая группа входов которого является группой входов логических условий устройства, группа адресных выходов блока проверки условий соединена с группой информационных входов регистра § адреса, группа выходов которого соединена с группой адресных входов бло(Л ка памяти микрокоманд, группа выходов которого соединена с группой информационных входов регистра микрокоманд, вход установки в ноль которого соединен с входом установки в ноль регистра адреса и является входом начальной установки устDd ройства , вход записи регистра Kj микрокоманд соединен с выходом первого элемента И и с входом установки в единицу регистра блокиа ровки, вход синхронизации которого соединен с входом синхронизации регистра адреса и с выходом генератора импульсов, отличающеес я тем, что, с целью повышения его быстродействия, в него введен второй элемент И, причем третья группа входов блока проверки условий соединена с группой выходов кода анализируемых логических условий регистра микрокоманд, управляющий выход блока проверки условий соединен с первым прямым входом второго зле

1

Изобретение относится к автоматике и вычислительной технике, в частности к микропропрограммным устройствам управления, и может быть использовано в цифровых вычислитель- 5 ных системах, а также в терминальной аппаратуре.

Известно микропрограммное управляющее устройство, содержащее блок памяти микрокоманд, регистр микро- 0 команд, регистр адреса, блок проверки условий, генератор импульсов, регистр блокировки, элемент И и -. группу элементов И ОЗ.

Недостатком -данного устройства 15 является низкое быстродействие, обус. ловленное наличием холостых микро тактов.

Наиболее близким по технической сущности к предлагаемому является мик 20 ропрЛраммное управлякяцее устройство, содержащее блок памяти микрокоманд, регистр микрокоманд, регистр адреса, блок проверки условий, генератор тактовых импульсов, регистр блокировки,, 25

первый элемент И и группу элементов И, группа выходов кода операцин регистра микрокоманд является группой управляющих выходов устройства, выходы кода микроопераций регистра микрокоманд соединены с первыми прямыми входами элементов И группы, выход t-ro элемента И группы (1 1,2, ... ,(п-1| , где (1- разрядность кода микроопераций, соединен с I-M инверсньт входом первого элемента И, с i-м информационным входом регистра блокировки и с инверсными входами с (i+lb-ro по ц-й элементов И группь и является I-M управляющим выходом второй группы устройства, выход п-го элемента И группы соединен с п-м инверсным входом первого элемента И, с п-м информационным входом регистра блокировки и является п-м управляющим выходом второй группы устройства, j-й выход (j 1,2,...,п)регистра блокировки соединен со вторым прямым входом j-ro элемента И группы. группа выходов кода адреса регистра микрокоманд соединена с первой группой входов блока проверки условий, вторая группа входов которого является группой входов логических условий устройства, группа адресных выходов блока проверки условий соединена с группой информационных входов регистра адреса, группа выходов которого соединена С группой адресных входов блока пам ти микрокоманд, группа выходов кото рого соединена с группой информацио ных входов регистра микрокоманд, вх установки в ноль которого соединен с входом установки в ноль регистра адреса и является входом начальной установки устройства, вход записи регистра микрокоманд соединен с вых дом первого элемента И и с входом установки в единицу регистра блокировки, вход синхронизации которого соединен с входсяч синхронизации регистра адреса и с выходом генератора тактовых импульсов 2 }. Недостатком данного устройства является низкая производительность, обусловленная следукщими факторами. В данном устройстве совмещено в одном микрокомандном цикле исполнение текущей микрокоманды и выборка следующей микрокоманды. Когда выпол нение текущей микрокоманды заканчивается, следующая микрокоманда оказывается уже выбранной и поступает на вход регистра микрокоманд. Одна ко значение сигнала условия, формирукицегося в результате выполнения последнего микроприказа, определяет ся только в конце последнего микротакта выполнения микрокоманды. Поэтому при выполнении условных переходов с учетом условий, значение которых определяется в последнем микротакте выполнения микрокоманды, в микропрограмме предусматривается холостая, микрокоманда, не вызывающая никаких полезных действий. Эта микрокоманда выполняет функцию задержки на один микротакт. Наличие холостых микротактов при вьтолнении микрокоманд снижает родействие известного устройства. Целью изобретения является повышение быстродействия устройства. Поставленная цель достигается тем, что в микропрограммное управ74лякнцее устройство,содержащее блок памяти микрокоманд, регистр микрокоманд, регистр адреса,блок проверки условий,генератор тактовых импульсов,регистр блокировки, первый элемент И и группу элементов И, причем группа выходов кода операции регистра микрокоманд является первой группой управляющих выходов устройства, выходы кода микрооперации регистра микрокоманд соединены с первыми прямыми входами элементов И группы, выход i-ro элемента И группы {i 1,2,..., (n-l) , где п- разрядность кода микроопераций, соединен с |-м инверсным входом первого элемента И, с i-M инверсным входом первого элемента И, с t-M информационным входом регистра блокировки и с инверсными входами с {i+1)-го по элементов И группы и является i-м управляющим выходом второй группы устройства, выход п-го элемента И группы соединен с п-м инверсным входом первого элемента И, с п-м информационным входом регистра блокировки и является управляющим выходом второй группы устройства, j-й выход (j 1,2,...,1л) регистра блокировки соединен с вторым прямым входом j-го элемента И группы, группа выходов кода адреса регистра микрокоманд соединена с первой группой входов блока проверки условий, вторая группа входов которого является группой входов логических условий устройства, группа адресных выходов блока проверки условий соединена с группой информационных входов регистра адреса, группа выходов которого соединена с группой адресных входов блока памяти микрокоманд, группа выходов которого соединена с группой информационных входов регистра микрокоманд, выход установки в ноль которого соединен с входом установки в ноль регистра адреса и является входом начальной установки устройства, вход записи регистра микрокоманд соединен с выходом первого элемента И и с входом установки в единицу регистра блокировки, вход синхронизации которого соединен с входом синхронизации регистра адреса и с выходом генератора импульсов, введены второй элемент И, причем третья группа входов блока проверки условий соедине5Ина с группой выходов кода анализируе мых логических условий регистра микр команд, управляющий, выход блока проверки условий соединен с первым npHi-ojM входом второго элемента И, второй прямой вход которого соединен с (п + 1)-м выходом регистра блокировки, инверсные входы второго элемента И соединены с выходом элементов И группы, выход второго элемента И соединен с (п+П-м инверсным входом первого элемента И и с {n+ll-M информационным входом регист ра блокировки, кроме того, блок проверки условий содержит три группы элементов И, элемент ИЛИ, дешифратор, мультиплексор и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого соединен со стробирующим входом дешифратора и является управлякяцим выходом блока проверки условий, первый вход элемен та ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с выходом мультиплексора, k-й информационный вход которого {V I.,2,..«,tn где fn- количество анализируемых логических условий ) соединен с прямым входом элемента И первой группы и является. К-м входом второй группы блока проверки условий, инверсный вход ft-го элемента И первой группы соединен с первым входом элемента И второй группы и с It-M выходом дешифратора, первый и второй входы -го элемента ШШ группы соединены соответственно с выходом элементов И первой и второй групп, первые входы элементов И третьей группы являются входами первой группы блока проверки условий, выход элемента ИЛИ соединен с вторым входом Ц-го элемента И третьей группы, выход которого является 1(-м адресным выходом группы блока проверки условий, третьи входы элементов ИЛИ группы соединены с первым входом третьей группы блока проверки условий, вторые входы элементов И второй группы соединены с {гя+1)-м информационным входом мультиплексора, с вторым входом элемента ИСКЛКН ЧАЮЩЕЕ ИЛИ. и с вторым входом третье группы блока проверки условий, остальные входы третьей группы блока проверки условий соединены с входами дешифратора и с управляющими входами мультиплексора. При таком решении значение условия, формирующегося в последнем мик 7 такте выполнения микрокоманды, предсказывается заранее. Если предполагаемое значение условий совпадает с реальным, микрокоманда выполняется без потери производительности. И только в случае несовпадения - при выполнении микрокоманды непроизводительно тр.ряется один микротакт. На фиг. изобретена схема предлагаемого устройства; на фиг. 2 схема блока проверки условий; на фиг. 3 а, б - временная диаграмма работы устройства. Микропрограммное управляющее устройство содержит блок 1 памяти микрокоманд, регистр 2 микрокоманд, регистр 3 адреса, блок 4 проверки условий, генератор 5 тактовых импульсов, регистр 6 блокировки, группу элементов 7 И,элементы 8 и 9 И, первую группу 10 управляющих входов, группу 11 входов логических условий, вторую группу 12 управляю1цих входов и вход I3 начальной установки. Блок 4 проверки условий (фиг.2) содержит дешифратор 14, мультиплексор 15, группы элементов 16 И,17 И, 18 ИЛИ, 19 И и элемент 20 ИСКЛЮЧАЮЩЕЕ ИЛИ. На фиг. 3 изображена временная диаграмма рабо.ты устройства, где приняты следующие обозначения: 21 импульсы на выходе генератора 5 импульсов; 22 - сигнал условия, значение которого определяется в последнем микротакте выполнения микрокоманда ; 23 - сигнал на управлякицем выходе блока 4 проверки условий; 24 - сигнал на выходе элемента 8 И; 25, 26 и 27 - сигналы микроприказов на выходах первого, пятого и две надцатого элементов 7 И; 28 - сигнал на входе 13 устройства. Устройство работает следующим образом. Для приведения устройства в исходное состояние на вход I3 устройства подается сигнал 28, в результате чего регистр 2 микрокоманд и регистр 3 адреса устанавливаются в ноль. По нулевому адресу из блока I памяти микрокоманд выбирается начальная микрокоманда и поступает на информационные входы регистра 2 микрокоманд. Так как содержимое регистpa 2 микрокоманд равно нулю, нулевые сигналы присутствуют на выходах группы элементов 7 И и элемента 9 И Вырабатывается сигнал 24, по которому регистр 6 блокировки устанавливается в единичное состояние, а в регистры 2 микрокоманд заносится микрокоманда. Каждая микрокоманда состоит из четырех частей - адресной, кода оп рации, кода микрооперации и кода анализируемых логических условий. В адресной части микрокоманды содержится информация, на основании которой формируется адрес следующей микрокоманды. Например, для выполнения занесенной в регистр 2 микрокоманды необходимы три микротакта, причем в течение, первого, второго и треть го микрртактов единичный сигнал дол жен присутствовать на выходе перво го, пятого и двенадцатого элементов 7 И соответственно. Тогда на первом, пятом и двенадцатом управля щих выходах регистра 2 микрокоманд присутствуют единичные сигналы, а на остальных - нулевые. На выхоДе первого элемента 7 И вырабатываетс сигнал 25, в результате чего все последую р1е элементы 7 И и элемент 9 И оказываются закрытыми. Во втором микротакте по импульсу 21 и при наличии единичного сиг ла на первом установочном входе первый разряд регистра 6 блокировки устанавливается в ноль. Первый элемент 7 И закрывается, открывая все последующие элементы 7 И. Так как второй, третий и четвертый эле менты 7 И закрыты нулевыми сигнала ми с управляю11а1х выходов микрокоманд, единичный сигнал 26 вырабатывается на выходе пятого элемента 7 И. В третьем микротакте по импульсу 21 устанавливается в ноль пятый разряд регистра 6 блокировки Закрывается пятый элемент 7 И и еди ничный сигнал 27 вырабатывается на выходе двенадцатого элемента 7 И. Одновременно с выполнением текущей микрокоманды по ее адресной час ти подготавливается к выполнению следующая микрокоманда. Непосредственный адрес следующей микрокоманды поступает на входы группы элементов J9 И. Номер услови поступает на управляющие входы дещифратора 14 и мультиплексора 15. Бит типа перехода поступает на входы группы элементов 18 ИЖ, а -бит предполагаемого значения условия - на входы группы элементов 17 И, на вход элемента 20 ИСКЛЮЧАЮЩЕЕ ИЛИ и на первый вход мультиплексора 15. Если выполняется безусловный переход (бит типа перехода равен единице), на выходах группы элементов 18 ИЛИ присутствуют единичные сигналы, и адрес следующей микрокоманды определяется непосредственно из адресной части предыдущей. При выполнении условных переходов -(бит типа перехода равен нулю ) адрес следующей микрокоманды формируется в зависимости от значения сигналов условий, поступающих с входов 11 устройства через группы элементов 16 И и 18 ИЛИ на входы группы элементов 19 И. Сформированный блоком 4 проверки условий адрес следующей микрокоманды по импульсу 21 заносится в регистр 3 адреса. Если в микрокоманде выполняется безусловный переход или условный переход без учета услойий, определяемых в последнем микротакте, поле номера условия равно нулю. При этом единичный сигнал вырабатывается на первом выходе дещифратора 14, а мультиплексор 15 подключает на свой выход сигнал с (т + })-го входа. Так как сигналы на входах элемента 20 ИСКЛЮЧАЮЩЕЕ ИЛИ совпадают, сигнал 23 на его выходе равен нулю. Сигналом 23 закрыт элемент 9 И. При поступлении очередного импульса 21 (см.ф(1Г.4а ) устанавливается в ноль двенадцатый разряд регистра 6 блокировки, закрывается двенадцатый элемент 7 И. На выходах всех элементов 7 И и на выходе элемента 9 И присутствуют нулевые сигналы. Вырабатывается сигнал 24, по которому регистр 6 блокировки устанавливается в исходное единичное состояние, а в регистр 2 заносится следующая микрокоманда. Выполнение условные переходов с у четом условий, определяемыхв поседнем микротакте, осуществляется следующим образом. Так как сигнал условия по результату выполнения последнего (третьего микроприказа) юрмируется только в конце последне го (третьего) микротакта, то оказы вается неучтенным при формировании адреса следующей микрокоманды. Поэтому в этих случаях в микрокоманде задается не нулевой номер условия, значение которого определяется в последнем микротакте, а в бите, пос тупающем на входы элементов I7 И и 20 ИСКЛЮЧАЮЩЕЕ ШШ, указывается предполагаемое значение этого условия. По номеру условия на одном из выходов дешифратора 14 вырабатывает ся единичш 1й сигнал, а мультиплексор 15 подключает на вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ сигнал соответствую щего условия. По единичному сигналу с выхода дешифратора 14 закрывается соответствукнций элемент 16 И и открывается соответствуклдий элемент 17 И. В результате этого адрес следующей микрокоманды формируется с учетом не действительного, а предполагаемого значения условия. В конце третьего микротакта формируется сиг нал 22 и поступает через мультиплек сор 15 на, вход элемента 20 ИСКЛЮЧАЮ ЩЕЕ ИЛИ.. Если действительное значе ние сигнала условия совпадает с пре полагаемым, сигнал 23 равен нулю и элемент 9 И оказывается закрытым При поступлении очередного импульса 21 выполнение микрокоманды завер шается аналогичным образом в соответствии с диаграммой на фиг. 4 а. В случае, если действительно значение сигнала условия не совпадает с предполагаемым, сигнал 23 устанавливается в единичное состояние (см.фиг. 4б). При этом блокируется дешифратор 14, в результате чего на выходах блока 4 проверки условий формируется адрес с учетом действительного значения условия. При поступлении импульса 21 действительный адрес заносится в регистр 3 адреса. Сигнал 27 устанавливается в нулевое состояние, после чего единичный сигнал вырабатывается на выхог де элемента 9 И. Микротакт, в течение которого единичный сигнал присутствует на выходе элемента 9 И, является холостым. За этот микротакт производится повторная выборка микрокоманды из блока 1 памяти по вновь сформированному адресу. При поступлении следующего импульса 21 и при наличии на установочном входе единичного сигнала с выхода элемента 9 И устанавливается в ноль соответствующий разряд 6 блокировки. В результате этого закрывается элемент 9 И, после чего вырабатывается сигнал 24 и следующая микрокоманда заносится в регистр 2 микрокоманд. Таким образом, в предлагаемом устройстве потери производительности за счет холостых микротактов имеют место только в маловероятных случаях, когда действительное значение условия не совпадает с предполагаемым, в отличие от прототипа, где потери в быстродействии имеют место при выполнении каждого перехода по условию, определяемому в последнем микротакте.

Ю1010 12 12

и

21 22 23 2 25 26 27

-Л

-П

28

21 22 2Ъ 2 25 26 27

-П

-П

28

П

Л

Фае.З