Компаратор Советский патент 1981 года по МПК H03K5/22 G05B1/01 

(54) КОМПАРАТОР

1

Изобретение относится к вычислительной технике и может быть использовано при проектировании быстродействующих аналоговых интегральных схем.

Известен компаратор, содержащий дифференциальный каскад (ДК) на транзисторах, эмиттеры которых зазе.млены через стабилитрон, а базы подключены к источникам входного тока на основе входного ДК 1.

Однако этот компаратор имеет сравнительно низкое быстродействие, так как насыщается один из транзисторов ДК.

Паиболее близким по технической сущности к предлагаемому изобретению является компаратор, содержащий дифференциальный каскад на транзисторах, эмиттеры которых через стабилитрон соединены с общей щиной, базы подключены к входным клеммам, а коллекторы через первый и второй нагрузочные резисторы соединены перекрестно с база.ми транзисторов дифференциального каскада и подключены к эмиттерам каскадных транзисторов, базы которых объединены, а коллекторы подключены к щине питания через третий и четвертый нагрузочные резисторы, коллектор первого каскадного транзистора и катод диода объединены и соединены с выходной клеммой, а к коллектору второго подключен анод диода 2. Однако данный компаратор обеспечивает недостаточно быстрое переключение выходного напряжения, длительность которого определяется скоростью заряда (1/С) паразитных конденсаторов (С), подключенных к коллекторам каскадных транзисторов конечным током I ДК. Величина паразитных конденсаторов однозначно определена в рамках одной технологии изготовления ИС, а простое увеличение тока I приводит к увеличению потребляемой мощности и часто недопустимо.

Цель изобретения - повышение быстродействия компаратора без существенного увеличения потребляемой мощности.

Цель достигается тем, что в компаратор, содержащий дифференциальный каскад на транзисторах, эмиттеры которых заземлены через стабилитрон, базы подключены к первой и второй входным клеммам, а коллекторы через первый и второй нагрузочные резисторы перекрестно соединены с базами транзисторов и подключены к эмиттерам каскадных транзисторов, базы которых объединеяы, а коллекторы подключены к шине питания через третий и четвертый нагрузочные резисторы, коллектор первого каскадного транзистора и катод диода объединены и соединены с выходной клеммой, а анод диода подключен к коллектору второго каскадного транзистора, дополнительно введены транзистор и резистор, причем эмиттеры транзисторов дифференциального каскада соединены через введенный резистор с базами каскадных транзисторов и эмиттером введенного транзистора, база которого соединена с коллектором второго каскадного транзистора, а коллектор - с шиной питания. На чертеже приведена принципиальная электрическая схема компаратора. Схема компаратора содержит дифференциальный каскад на транзисторах 1 и 2, базы которых соединены с входными клеммами 3 и 4, эмиттеры через стабилитрон 5 заземлены, а коллекторы через нагрузочные резисторы 6 и 7 перекрестно соединены с базами транзисторов 1 и 2 и подключены к эмиттерам каскадных транзисторов 8 и 9, базы которых объединены, а коллекторы подключены через нагрузочные резисторы 10 и 11 к пипне 12 питания, ко.клектор каскадного транзистора 8 и катод диода 13 объединены и соединены с выходной клеммой 14, анод диода 12 подключен к коллектору каскадного транзистора 9, дополнительно введенный резистор 15 соединен с эмиттерами транзисторов 1 и 2 и базами каскадных транзисторов 8 и 9, которые соединены с эмиттером введенного транзистора 16, база которого соединена с коллектором транзистора 9, а коллектор -- с шиной 12 питания. Устройство работает следуюпдим обраЕсли в начальный .мо.мент протекает ток с входной клем.мы 3, а с входной клеммы 4 ток равен нулю, то ток, протекаюндлй через резисторы 10 и 11 и диод 13, втекает в тра1Ь зистор 8, а затем в транзистор 2 -и резистор 6. В резисторе 7 и транзисторах 1 и 9 тока нет. На выходе диодо.м 13 устанавливается уровень логического нуля, равный напряжению базы транзистора 8, т. е. ни один из транзисторов не насышен. Благодаря включению транзистора 12 и высокоомного резистора, и.меющего небольшую, но конечной величины (единицы пФ) емкость Cj относительно средней точки (в случае интегрального исполнения схемы такую роль будет играть диффузионный резистор) в мо.мент переключения тока со входа 3 на вход 4,изменение потенциала на базах 8 и 9 несколько задерживается (-5 не). Благодаря этому обратная связь через транзисторы 8 и 9 и резисторы 6 и 7 не усневает скомпенсировать большое изменение дифференциального нанряжения на базах транзисторов 1 и 2 (как это происходит в известных схемах), возникающее от изменения входных токов. Таки.м образом, в резисторах 10 и 11 на время переходного процесса достигается так называемый эффект динамического увеличения тока, и время переключения выходного напряжения значительно уменьшается. Кро.ме этого, и ток стабилитрона имеет конечную минимальную величину (2из + ii(s) ( а напряжение на нем практически постоянно в процессе переключения. При чрезмерном увеличении сопротивления резистора 15 увеличивается выброс тока в резисторах 10 и 11, но у.меньшается ток стабилитрона, и увеличиваются колебания напряжения на нем во время переходного процесса. Нервое увеличивает быстродействие, второе - уменьшает. Таким образом, существует оптимальное сопротивление резистора 15, которое, как показали расчеты, подтвержденные экспериментально, ог ределяется из условия, что постоянная вр мени RC-цепи, подключенной к базам транзисторов 8 и 9 при.мерно на порядок меньше исходного (без 15 и 16) времени переключения. Аналогичные результаты получаются и при другом исходном состоянии компаратора. Применение предлагаемого изобретения позволяет повысить быстродействие монолитного компаратора в 4-6 раз, практически не увеличивая потребляемую мощность. Формула изобретения Компаратор, содержащий дифференциальный каскад на транзисторах, эмиттеры которых через стабилитрон соединены с общей шиной, базы подключены к первой и второй входны.м клеммам, а коллекторы через первый и второй нагрузочные резисторы перекрестно соединены с базами транзисторов дифференциального каскада и подключены к эмиттерам каскадных транзисторов, базы которых объединены, а коллекторы подключены к шине питания через третий и четвертый нагрузочные резисторы, коллектор первого каскадного транзистора и катод диода объединены и соединены с выходной клем.мой, а анод диода подключен к коллектору второго каскадного транзистора, отличающийся тем, что, с целью повышения быстродействия, в него введен транзистор и резистор, причем эмиттеры транзисторов дифференциального каскада соединены через введенный резистор с базами каскадных транзисторов и э.миттером введенного транзистора, база которого соединена с коллектором второго каскадного транзистора, а коллектор - с шиной питания. Источники информации, принятые во внимание при экспертизе 1.Алексеенко А. Г.Основы микросхемотехники. М, Советское радий, 1966. 2.Авторское свидетельство СССР № 604145; кл. Н 03 К 5/20, 1975 (прототип).

Ю

По

6j

п

11

п

16

, О

15

6