Кодек системы связи Советский патент 1985 года по МПК H03M3/04 

Изобретение относится к импульсн технике и может быть использовано . при построении цифровых систем связи. Известна система связи с использованием дельта-модуляции, включающая в себя кодер и декодер, содержащие каждый соединенные последовательно сумматор, элемент задержки и повторитель, ВЬЕХОД которого подклгочен к другому входу сумматора 1 . Недостатком этого устройства является снижение эффективности кодирования из-за наличия повторителя с коэффициентом передачи меньше еди ницы, обеспечивающего интегрирование (суммирование) с утечкой. Наиболее близким к предлагаемому является кодек системы связи, состо ящий из соединенных каналом связи к дера, вход которого соединен с входом системы, и декодера, выход кото рого соединен с выходом системы, ко дер содержит соединенные последовательно дельта-модулятор, счетчик и кододатчик, выход которого подключе к выходу кодера, вход которого соединен с входом дельта-модулятора, тактовые входы дельта-модулятора и кододатчика подключены соответственно к первой и второй тактовым шинам, а декодер содержит соединенные последовательно интегратор и фильтр, выход которого подключен к выходу декодера, причем счетчик в к дере выполнен реверсивным, а между входом декодера и входом интегратор включен дешифратор С23. Недостатком данного устройства я ляется его низкая помехоустойчивост вследствие необходимости точного во становления в декодере передаваемых приращений сигнала. Цель изобретения - повьппение помехоустойчивости. Поставленная цель достигается тем, что в кодеке системы связи, состоящем из соединенных каналом св зи кодера, вход которого соединен с входом кодека, и декодера, выход ко торого соединен с выходом кодека, кодер содержит соединенные последовательно дельта-модулятор, счетчик и кододатчик, выход которого подклю чен к выходу кодера, вход которого соединен с входом дельта-модулятора тактовые входы дельта-модулятора и кододатчика подключены соответствен но к первой и второй такторым тинам а декодер содержит соединенные последовательно интегратор и фильтр, выход которого подключен к выходу декодера, в кодере счетчик выполнен нереверсивным, а в декодер введен формирователь импульсной последовательности, вход и выход которого соединены с входами соответственно декодера и интегратора, причем формирователь импульсной последовательности содержит преобразователь кода, блок коррекции, элемент сравнения, счетчик и вентиль, вход которого подключен к третьей тактовой шине, а выход соединен с выходом формирователя импульсной последовательности и входом счетчика, выходы которого подключены к соответствугацим первым входам элемента сравнения, к вторым входам которого подключены соответствующие выходы блока коррекции, входы которого соединены с соответствующими выходами преобразователя кода, вход которого подключен к входу формирователя импульсной последовательности, а тактовьй вход - к четвертой тактовой шине, при этом выход элемента сравнения соединен с управляющим входом вентиля, На фиг.1 изображена функциональная схема кодекаJ на фиг.2 - пример его выполнения; на фиг.З - временные диаграммы сигналов. Кодек системы связи состоит из кодера 1, декодера 2 и канала 3 связи между ними. Кодер 1 содержит соединенные последовательно дельта-модулятор 4, счетчик 5 и кододатчик 6. Вход дельта-модулятора 4 соединен с входом кодера 1. К выходу кодера 1 подключен выход кододатчика 6, тактовые входы дельта-модулятора 4 и кододатчика соединены соответственно с первой и второй тактовыми шинами 7 и 8. Декодер 2 содержит соединенные последовательно деформирователь 9 импульсной последовательности, интегратор 10 и фильтр 11, выход которого соединен с входом декодера 2, в свою очередь подключенного к выходу кодека. Вход декодера 2 соединен с входом формирователя 9, который содержит преобразователь 12 кода, блок 13 коррекции, элемент 14 сравнения, счетчик 15 ивентиль 16, вход которого соединен с третьей тактовой шиной 17, а выход подключен к выходу формирователя 9 и входу счетчика 15. Вход формировате31ля 9 соединен с нходом преобраговате ля 12 кода, выходы которого подключены к соответствующим входам блока 13 коррек11ии, а тактовый вход - к четвертой тактовой шине 18. Выходы счетчика 15 и блока 13 соединены соответственно с первыми и вторыми соответствующими входами элемента 14 сравнения, выход которого подключен к управляющему входу вентиля 16. В одной из возможных реализаций кодека (фиг.2) дельта-модулятор 4 тактирует ся сигналом с частотой F дискретизации. Счетчик 5 вьшолнен четырехразрядным нереверсивным и без установочного входа, а кододатчик 6, выполняющий функцию преобразователя параллельного кода в последовательньш, построен на универсальном регис тре, на управлякяцие входы (С и С) которого подаются соответственно линейная частота Рд, определяющая скорость передачи цифрового сигнала, и тактовая частота F, определяющая такты передачи, причем , где п - число разрядов кодового слова. В декодере 2 преобразователь 12 кода (последовательного в параллельньй) вьшолнен на универсальньк регистрах 19 и 20 сдвига, управляемых частотами F (вход С регистра 19) и FT (входы Cj и Cj регистров 19 и 20) по шине 21. Вход регистра 19 является входом преобразователя 12 кода, выходы регистра 19 соединены с соответствующими входами регистра 2ф и вместе с его выходами образуют выходы преобразователя 12. Блок 13 коррекции выполнен в виде программируемого запоминающего устройства, которое позволяет в соответствии с аДресом на входе вызывать на выходе кодовое слово, записанное в соответствии с некоторой программой. Элемент t4 сравнения выполнен четырехразрядным, счетчик 15 идентичен счет чику 5 кодера 1, а вентиль 16 представляет собой элемент И. В данном устройстве принято . ч Синхронизация тактовых частот кодера 1 и декодера 2 обеспечивается средствами синхронизации, имеющимися в системах связи. Кодек системы связи работает следующим образом. Исходный аналоговый сигнал преобразуется в дельта-модуляторе в импульсную последовательность, в ко П4 торой положительные импульсы соответствуют положительным приращением входного сигнала, а паузы - отрица тельным. Частота появления импульсов или пауз равна частоте Fg дискретизации. Эта импульсная последовательность поступает на вход четырехразрядного счетчика 5, с выходов которого двоичные числа, равные сумме подсчитанных импульсов, с частотой F записываются в регистр 6. С помощью частоты F параллельный код, записанный в этот регистр, передается посимвольно в канал 3 связи, т.е. осуществляется преобразование из параллельного кода в последовательный. Каждое передаваемое кодовое слово состоит из информационной и защитной частей. Защитная часть кодового слова предназначена для повышения помехоустойчивости передачи информации, так как с ее помощью в кодовое слово вводится некоторая избыточность. Информационная часть кодового слова, составленная из К младших разрядов, должна обеспечивать однозначное соответствие между принятым и предшествующим отсчетами, т;е. () . Более старшие разряды будут относиться к категории защитных. Таким образом, в данном случае первый, второй и четвертый разряды счетчика 5 информационные, а разряд 8 - защитный. В декодере 2 с помощью преобразователя 12 кода, построенного на универсальных регистрах 19 и 20 сдвига, осуществляется обратное преобразование последовательного кода в параллельный и выделение принятого (в регистре t9) и предыдущего (в регистре 20) кодовых слов, которые поступают на входы блока 13 коррекции, выполненного в виде программируемого запоминающего устройства, которое в соответствии с алгоритмом коррекции кодовых слов (т.е. порядком счета) исправляет ошибки, возникающие в защитной части кодового слова. Алгоритм коррекции Зачитывает основной принцип организации кодового слова, получаемого обычным счетом числа полохсительных дельта-импульсов. Из условия каждое вновь образованное число не может отличаться от предыдущего более чем на 8. Исправленные кодовые слова поступают на первые входы эдемента 14 сравнения, выходной сигнал которого t,11 управляет работой местного четырехразрядного счетчика 15 (через вентил 16) таким образом, чтобы число импульсов, поступающих на его вход, обеспечивало равенство кодовых слов, поступающих из блока 13 коррекции и счетчика 15 на соответствующие входы элемента 14 сравнения. Тем самым на выходе вентиля 16 обеспечивается равенство числа импульсов, поступающих на вход счетчика 5 в кодере 1, числу импульсов, поступакицих на вход местного счетчика 15 декодера 2. Образующаяся на выходе вентиля 16 импульсная последовательность поступает на интегратор 10 и после фильтрации в фильтре 11 подается на выход делсодера 2. Динамика работы кодека системы связи иллюстрируется фиг.З для случая Рд 8F,-. За некоторьй интервал времени на выходе дельта-модулятора 4 в соответствии с формой входного аналогового сигнала x(t) .(фиг.За) формируется импульсная последовательность y(t) (фиг.Зб), а на выходе счетчика 5 в те тактовые моменты времени кодовые слова Q(t) (фиг.Зв). В их последовательности, начиная с третье го тактового интервала, передаваемое кодовое слово оказывается усеченным, поскольку старшие разряды слова, начиная с пятого, четырехразрядным счетчиком 5 не фиксируются и в канал 3 связи не передаются. При прохождении по каналу связи некоторые из кодовых слов претерпевают искажения Пусть это будут,например,кодовые слова № 1,3,4,7 в искаженной последовательности Q(t) (фиг.Зг). В такой ситуации ошибки в старших разрядах (защитной части) кодовых слов №№ 1,7 могут быть исправлены на приемной стороне, если учесть заданную организацию кодовых слов на передающей стороне. Действительно, в исправленной последовательности Q(t) (фиг.Зд) в кодовом слове № 1 лишняя (ошибочная) единица должна появиться при поступлении на счетчик 5 кодера четырнадцати импульсов, что невозможно из условия . В то же время рассмотрение кодовых слов 6 №N 5,6 показывает, что на счетчике может появиться комбиртация 1000, если на счетчик, находящийся в состоянии 1011, поданы тринадцать импульсов, что также невозможно. Блок 13коррекции запрограммирован таким образом, что для невозможных комбинаций происходит исправление защитной части принятого кодового слова. Вместе с тем в кодовых словах №№ 3,4 произошел сбой их информационной части (младших разрядов). Такие ошибки не могут быть исправлены на данном интервале времени, однако уже на временном интервале эти ошибки оказываются исправленными в декодере 2 путем сравнения в блоке 14принятого кодового слова с кодовым словом, сформированным местным счетчиком 15. Восстановленный сигнал x(t) показан пунктиром на фиг.За. При этом уравнивание чисел импульсов в переданной y(t) и принятой (t) (фиг.Зе) последовательностях осуществляется автоматически. Дополнительно следует отметить, что исправляющая способность метода, реализованного в данном изобретении, проявляется тем сильнее, чем большее число поступающих в блок 13 коррекции кодовых слов участвует в анализе и чем больше разрядов кодового слова входят в его защитную часть, при этом появляется способность противостоять групповым ошибкам (искажающим группы кодовых слов). Этот эффект обусловлен различной скоростью изменения старших разрядов текущего кодового слова, что позволяет посредством сравнения исправлять ошибки в восстанавливаемой импульсной последовательности, возникающие вследствие сбоев в канале связи. Таким образом, введение новых блоков позволяет повысить помехоустойчивость кодека системы связи к искажениям информации, возникающим в канале связи. Особенно существенно это преимущество проявляется в системах передачи технологических сигналов, обладающих большой избыточностью.

Г 1

1 I

S Ъ- f 1 iJ

i

-5

КОДЕК СИСТЕМЫ СВЯЗИ, состоящий тлз соединенных каналом связи кодера, вход которого соединен с входом кодека, и декодера, выход которого соединен с выходом кодека, кодер содержит соединенные последовательно дельта-Модулятор, счетчик и кододатчик, которого подключен к выходу кодера, вход которого соединен с входом дельта-модулятора, тактовые входы дельта-модулятора и кододатчика подключены соответственно к первой и второй тактовым шинам, а декодер содержит соединенные после овательно интегратор и фильтр, выход которого подключен к выходу декодера, отличающийся тем, что, с целью повышения помехоустойчивости, в кодере счетчик выполнен нереверсивным, а в декодер введен формирователь импульсной последовательности, вход и выход которого соединены с входами соответственно декодера и интегратора, г{ричем формирователь импульсной последовательности содержит преобразователь кода, блок . коррекции, элемент сравнения, счетчик и вентиль, вход которого подключен к третьей тактовой шине, а выход соединен с выходом формирователя импульсной последовательности и входом (Л счетчика, выходы которого подключены к соответствующим первым входам элемента сравнения, к вторым входам которого подключены cooTBeTCTBiianiHe выходы блока коррекции, входы которого соединены с соответствующими выходами преобразователя кода, вход косд о торого подключен к входу формирователя импульсной последовательности, а тактовый вход - к четвертой тактовой шине, при этом выход элемента сравнения соединен с управляющим вхо дом вентиля.

12

фиг.7

tpue.2

а

8