Кодек блочного кода Советский патент 1987 года по МПК H03M13/05 

Изобретение относится к технике связи и может быть использовано для помехоустойчивого кодирования и декодирования информации- в каналах связных дискретных систем.

Цель изобретения - повьпиение исправляющей способности кодека путем использования при декодировании информации о надежности принимаемых символов.

На фиг.1 представлена структурная электрическая схема кодека блочного кода; на фиг,2 - электрическая схема преобразователя сигнала; на фиг.З - электрическая схема вычислителя надежности проверок; на фиг.4 - электрическая схема порогового элемента; на фиг.5 - электрическая схем декодера внутреннего кода.

. Кодек блочного кода содержит первый и второй кодеры 1 и 2, первый сумматор 3, канал связи, первый и второй аналого-цифровые преобразователи 5 и 6, преобразователей сигналов, второй сумматор 8, первый элемент 9 задержки, вычисли

тель 10 надежности проверок первый блок 11 формирователей синдрома, первый блок 12 сумматоров, второй, тре- тий, четвертый и пятый элементы 13- 16 задержки, первый пороговый элемент 17, третий сумматор 18, декодер 19 внутреннего кода, второй блок 20 формирователей синдрома, второй блок 21 сумматоров, второй пороговый элемент 22.

Преобразователи .,содержат инвертор 23 и сумматор 24 по модулю два. Вычислитель 10 надежности проверок содержит первый элемент И 25, первый и второй регистры 26 и 27 вторые элементы И 28,-28 .. Первый и второй пороговые элементы содержат первый, второй, третий, и четвертый двухразрядные сумматоры 29-32, первый и второй трехразрядные сумматоры 33 и 34, четырехразрядный сумматор 35, блок 36 сравнения чисел. Декодер 19 внутреннего кода содержит инвертор 37, элемент И 38, сумматоры 39-41.

Первый кодер 1 является кодером (n,k2,dj) кода, а второй кодер 2,- кодером (п, kj,, dj) кода, причем

,, dj , где п - длина первого и второго внешних кодов, k и k - число информационных символов соответственно в первом и во втором внеш- Ни х кодах, di и dj - минимальные хем5

0

минговы расстояния соответственно первого и второго внешних кодов. Кодеры 1 и 2 представляют собой

регистры с обратными связями и сумматорами. Длина регистров для кодера 1 равна (n-k,), для кодера 2 - (n-k,j). Соединения в обратных связях определяются генераторным полиномом

O соответствующего кода.

Первый блок 11 формирователей синдрома представляет собой два парал- |лельно соединенных регистра с обрат- |ными связями и сумматорами. Соедине5 1ния в обратной связи соответствуют генераторному полиному кода. За первые п тактов в первом регистре с .обратными связями формируется синдром

и в конце п-го такта переписывается

0 во второй регистр с обратными связями, а в первом регистре формируется синдром следующего слова, таким образом обеспечивается непрерывное декодирование информации. Во время

5 записи в первый регистр следующего слова длиной п во втором регистре осуществляется п сдвигов для исправления п символов слова.

Второй блок 20 формирователей синдрома состоит из двух независимых пар формирователей синдромов второго внешнего кода, каждая из которьпс аналогична первому блоку 11 формирователей синдрома первого внешнего кода.

Первый блок 12 сумматоров содержит набор сумматоров по модулю два, с помощью которых осуществляется сложение отдельных символов синдро0 ма и формируются результаты проверок относитель но ошибки в слове первого внешнего кода. Для любого другого кода проверки определяются в соответствии с геометрической структурой

5 кода.

Второй блок 21 сумматорой аналогичен первому блоку 12 сумматоров, но в нем формируются результаты проверок относительно символа слова второго внешнего кода.

Преобразователи , сигнала

0

полностью идентичны друг другу. f

На первьш вход преобразователя 7. сигнала поступает сигнал, соотgg ветствующий символу надежности, на второй вход - жесткое значение символа, а на выходе формируется преобразованное значение символа надежности. Если жесткое значение символа

1, то символ надежности не меняется, если жесткое значение символа О, то значение символа надежности инвертируется.

На первый и второй входы вычисли- теля 10 надежности проверок поступают символы надежности жестких символов слов соответственно первого и второго внешних кодов. Если оба символа надежности равны 1, то на вход первого регистра 26 с выхода элемента И 25 поступает символ 1, если же хотя бы одно значение символа надежности нулевое, в первый регистр 26 записывается символ 0. Таким образом, в первый регистр 26 последовательно записываются п вычисленных значений надежности.

На тактовые входы регистров 26 и 27 поступает последовательность тактовых импульсов с генератора (не показан), а на вход управления второго регистра 27 поступает с генератора (не показан) последовательност синхроимпульсов.

Первый регистр 26 все время находится в режиме сдвига вправо, а второй регистр 27 при поступлении на его вход управления синхроимпульса переходит в режим записи, и в него параллельно переписываются символы надежности из первого регистра 26, затем второй регистр 27 переходит в режим сдвига вправо и находится в этом режиме до прихода очередного синхроимпульса. На входы вторых элементов И 28, 28 ,... ,28 с/1 поступают сигналы с выходов второго регистра 2 в соответствии с системой ортогональных проверок первого внешнего кода относительно старшего разря 1,а второго регистра 27,На выходах вторых злемен тов И 28,,28,..,,28 -формируется сим вол 1 только в случае поступления на все входы данного элемента И симво- лов 1, в противном случае данная проверка равна 0.

Благодаря тому, что с каждым тактом во втором регистре 27 происходит циклический сцвиг символов надежное- ти, на выходах вычислителя 10 надежности проверок формируются надежности жестких проверок для каждого из декодируемых символов слов первого внешнего кода.

Первый пороговый элемент 17 строится по пирамидальной схеме, состоящей из двух-, трех-, четырехразрядных полных сумматоров. Число, полу

г o 5

0 5

п « - с

,.

5

5

чившееся на выходе последнего сумматора, с помощью схемы сравнения чисел сравнивается с порогом, равным 3/2 (d - 1), ив случае превьшения этого порога на выходе схемы сравнения, являющемся выходом порогового элемента 17, формируется символ 1, в противном случае форм фуется символ 0.

При этом первые и третьи входы двухразрядньгх сумматоров 29 образуют первую группу входов порогового элемента 17, а вторые и четвертые входы- вторую группу входов порогового элемента 17, выходы младших и старших разрядов первого двухразрядного сумматора 29 соответственно подключены к входам младших и старших разрядов первого суммируемого числа первого трехразрядного сумматора 33, а выходы младших и старших разрядов второго двухразрядного су гматора 30 - к входам младших и старших разрядов второго суммируемого числа первого трехразрядного сумматора 33. Подключение выходов третьего 31 и четвертого 32 двухразрядных сумматоров к входам второго трехразрядного сумматора 34 аналогично подключению выходов первого 29 и второго 30 двухразрядных сумматоров к входам первого трехразрядного сумматора 33. Выходы младших и старших разрядов первого трехразрядного сумматора 33 соответственно подключены к входам младших и старших разрядов первого суммируемого числа четырехразрядного сумматора 35, а выходы младш1-гх; и старших раз- , рядов второго трехразрядного сумматора 34 - к входам младших и старших разрядов второго суммируемого числа четырехразрядного сумматора 35, выходы младших и старших разрядов которого соответственно подключены к входам младших и старших разрядов первого сравниваемого числа блока 36 сравнения чисел, на входы двух мпадших разрядов второго сравниваемого числа блока 36 сравнения подается уровень логического нуля, а на входы двух старших разрядов второго сравниваемого числа блока 36 сравнения чисел - уровень логической единицы с генератора логических уровней (не показан), а выход блока 36 сравнения чисел является выходом первого порогового элемента 17.

На входы первой группы входов первого порогового элемента 17

поступают (d - 1) жестких значений проверок, а на входы второй группы входов - соответствующие им значения надежности проверок. На двухразряд- ных полных сзт маторах 29-32 попарно складываются (d 1) двухразрядных двоичных чисел, старший разряд которых представляет собой жесткое значение проверки, а младший разряд - значение надежности. Поскольку числа могут принимать значения от О до 3, то на выходе последнего сумматора может быть число от О до 3 (d, - 1). Порог вырабатывается ровно посредине: 3 2 (d 1)« Для приведенного.примера

порог равен 12. Это число в двоичном коде формируется на входах разрядов второго сравниваемого числа блока 36 сравнения чисел. Если число на выходе четырехразрядного сумматора 35 оказывается больше порога, на выход первого порогового элемента 17 поступает символ 1, в противном случае - символ 0.

Второй пороговый элемент 22 строится аналогично первому пороговому элементу 17, но число его входов равно d 2.

На первый и второй входы декодера 19 внутреннего кода поступают значе- ния надежности , (j l7n) жестких символов соответственно пер- вого и второго внешних кодов, на третий вход поступают символы ошибок (J ) исправляемых декодером, первого внешнего кода, на четвертый вход поступают символы о(у (j 1 ,п) слова второго внешнего кода. На выходах декодера 19 внутреннего кода формируются преобразованые символы

0/

кое значение С11мвола с меньшей надежностью инвертируется ( - символ суммы по модулю два).

Кодек блочного кода работает следующим образом.

Рассмотрим цикл кодирования и декодирования.

На трактовый вход первого кодера 1 подаются с генератора (не показан) тактовые импульсы передачи, следующие с частотой передачи информации. На вход первого кодера 1 поступают k информационных символов, на вход вто 15 рого кодера 2 - k информационных

символов. Каскадный код в целом имее параметры (2п, k,+ k )мин (d ,,2dj)

( - слово

10

20

25

30

35

40

3

(j 1,n) слова второго внешJ,:

Пусть у

первого внешнего кода, а ( ) слово второго внешнего кода, на первом входе канала 4 формируется слово каскадного ко да () ; у(+ -у а 1,тГ); на второ

. входе канала 4 - слово t

(2

,21

(i 1,п).

Канал 4 связи представляет собой последовательное соединение 4-фаз- ного модулятора собственно линии свя зи и 4-фазного демодулятора.

На тактовые входы элементов 9, 13-16 задержки, вычислителя 10 Надежности проверок, первого и второго блоков 11 и 20 формирователей синдрома подаются с генератора (не показан) тактовые импульсы приема, следу клцие с частотой приема информации.

Цикл декодирования начинается с предустановки в исходное (нулевое) состояние вычислителя 10 надежности проверок, первого и второго блоков 11 и 20 формирователей синдрома. Предустановка осуществляется с помощью поступающей с генератора (не понего кода. Если декодер первого внеш- казан) последовательности сйнхроим- него кода при декодировании i-ro g пульсов, сфазированной с последовасимвола не исправляет ошибки, т.е. на вход (3) поступает символ 1 О, то вне зависимости от значений символов надежности символ ( слова второго внешнего кода .без изменений поступает на выходы (1) и (2) декодера 19 внутреннего кода, если же 1 у 1 и значения надежности жестких символов первого и второго внешних кодов равны между собой (| ), то на вход (1) декодера 19 внутреннего кода поступает символ , а на выход (2) - его стертое значение , а если 1 1 ,и /l ; , то жест50

55

тельностью тактовых импульсов приема Принимаемые символы с выходов канала 4 связи поступают на входы соот ветствующих четырехразрядных аналого цифровых преобразователей (АЦП) 5 и 6. Сигналы подвергаются квантованию на 4 уровня и на выходах АЦП 5 и 6 формируется в двоичном коде номер соответствующей зоны квантования:00, 01, 10, 11. Причем левый разряд номе ра зоны соответствует жесткому значе нию символа. Для того, чтобы правый разряд номера зоны соответствовал собственно символу надежности жестко

кое значение С11мвола с меньшей надежностью инвертируется ( - символ суммы по модулю два).

Кодек блочного кода работает следующим образом.

Рассмотрим цикл кодирования и декодирования.

На трактовый вход первого кодера 1 подаются с генератора (не показан) тактовые импульсы передачи, следующие с частотой передачи информации. На вход первого кодера 1 поступают k, информационных символов, на вход вто- 5 рого кодера 2 - k информационных

символов. Каскадный код в целом имеет параметры (2п, k,+ k )мин (d ,,2dj)

( - слово

0

0

J,:

Пусть у

первого внешнего кода, а ( ) слово второго внешнего кода, на первом входе канала 4 формируется слово каскадного кода () ; у(+ -у а 1,тГ); на втором

. входе канала 4 - слово t

(2

,21

(i 1,п).

Канал 4 связи представляет собой последовательное соединение 4-фаз- ного модулятора собственно линии связи и 4-фазного демодулятора.

На тактовые входы элементов 9, 13-16 задержки, вычислителя 10 Надежности проверок, первого и второго блоков 11 и 20 формирователей синдрома подаются с генератора (не показан) тактовые импульсы приема, следу- клцие с частотой приема информации.

Цикл декодирования начинается с предустановки в исходное (нулевое) состояние вычислителя 10 надежности проверок, первого и второго блоков 11 и 20 формирователей синдрома. Предустановка осуществляется с помощью поступающей с генератора (не по0

5

тельностью тактовых импульсов приема. Принимаемые символы с выходов канала 4 связи поступают на входы соответствующих четырехразрядных аналого- цифровых преобразователей (АЦП) 5 и 6. Сигналы подвергаются квантованию на 4 уровня и на выходах АЦП 5 и 6 формируется в двоичном коде номер соответствующей зоны квантования:00, 01, 10, 11. Причем левый разряд номера зоны соответствует жесткому значению символа. Для того, чтобы правый разряд номера зоны соответствовал собственно символу надежности жестко 7,.135

го символа, необходимо преобразование, осуществляемое в первом и втором преобразователях 7 и 7 сигнала, с выходов которых значения надежностей жестких символов первого и второго внешних кодов поступают на первый и второй входы вычислителя 10 надежности проверок и записываются в регистры четвертого и пятого элементов 15 и 16 задержки, которые представляют собой регистры на п бит, в которых символы надежности задерживаются на время декодирования первым внешним кодом, .

Жесткие символы о( j (j 1 ,п) с второго выхода второго аналого-цифрового преобразователя 6 записываются во второй элемент 13 задержки и вместе с жесткими символами iiCj 1,п), поступающими с второго выхода первого аналого-цифрового преобразователя 5, поступают на входы второго сумматора 8, на выходе которого определяется слово первого внеш- него кода J- (, + (j 1 ,п) .

Декодирование первого внешнего кода осуществляется следующим образом.

Слово j. (j 1,n) поступает на вход первого блока 11 формирова- телей синдрома и на первый элемент 9 задержки представляющий собой сдвиговый регистр на п бит, в котором принятое слово задерживается на время декодирования первым внешним кодом, С выхода первого блока 11 формирователей синдрома сформированный синдром поступает на вход первого блока 12 сумматоров, в котором в соответствии с геометрической структурой первого внешнего кода (п, k, d ,) осуществляется суммирование соответствующих символов синдрома и тем самым формирование проверок, результаты которых с выхода первого блока 12 сумматоров поступают на входы первого порогового элемента 17,

С выходов вычислителя 10 надежности проверок (dт- 1) значений надежности поступают на первые входы преобразователей У-, 7 ,,,,, 7 . сигнала, на вторые входы которых поступают жесткие значения проверок (также значений) с выходов первого блока 12 сумматоров, а с выхо

дов преобразователей 7, ,7 ,...7j,j. преобразованные значения символов на- 1дежности проверок вместе с жесткими значениями проверок поступают на вхо

5

о

5

0

5

ды первого порогового элемента 17, Преобразование С1даволов надежности необходимо для того, чтобы представить жесткие проверки и их надежности в виде двухразрядного двоичного числа, представляющего собой номер зоны, к которой можно отнести данную проверку. Таким образом, номер зоны может принимать одно из четырех значений: 00, 01, 10, 11 ( или в десятичном виде: О, 1, 2, 3), Порог в первом пороговом элементе 17 выбран посредине максимально возможной суммы чисел на его входах и равен

- ( 1), На выходе первого порогового элемента 17 формируется вектор ошибок (j 1,п) в слове первого внешнего кода, который вместе с символами j (j 1,п) слова первого внешнего кода, хранившимися в первом элементе 9 задержки, поступает на входы третьего сумматора 18, на выходе которого получаются откор- ректированные символы J : 7 i 1 / 3 ) слова первого внешнего кода, поступающие на первый выход кодека.

Декодирование вторым внешним кодом осуществляется следующим образом.

Символы (j 1 ,п) с выхода второго элемента 13 задержки поступают на четвертый вход декодера 19 внутреннего кода и записываются в регистры третьего элемента 14 задержки, в котором они задерживаются на время декодирования вторым внешним кодом. На первьм и второй входы декодера 19 внутреннего кода поступают символы надежности с четвертого и пятого элементов 15 и 16 задержки, а на третий вход - символы ошибок 1

(j Г).J

Декодер 19 внутреннего кода осуществляет мягкое декодирование внутренним кодом (2, 1, 2), на его вьтхо- дах формируются символы с .- и с/ (j 1,п) слова второго внешнего кода, стертые либо инвертированные декодером 19, затем они поступают на входы второго блока 20 формирователей синдрома. Второй блок 20 формирователей синдрома состоит из двух формирователей, вычисляющих значения синдромов S и S, двух слов второго внешнеJ% / | л 1 . . ч

1 и

,ГО кода

7 и -syuj ттт).

Вычислительные значения синдромов .поступают на входы второго блока 21 сумматоров, в котором в соответствии

с геометрической структурой второго внешнего кода (п, k , d ) осуществляется суммирование соответствующих символов синдрома и тем самым формирование проверок, результаты которых с выхода второго блока 21 сумматоров поступают на входы второго порогового элемента 22, принимающего решение (по-большинству об ошибочности, либо правильности декодируемого cf мвoлa. На выходе второго порогового элемента 22 формируется декодированное слово второго внешнего кода.

Формула изобретения

Кодек блочного кода, содержащий первый и второй кодеры, входы которых являются соответственно первым и вторым входами кодека, а выходы подклю- чены соответственно к первому и второму входам первого сумматора, а также канал связи, второй и третий элементы задержки и второй сумматор, выход которого подключен к входу перврго элемента задержки и входу первого блока формирователей синдрома, выход которого через первый блок сумматоров подключен к первому входу первого порогового элемента, выход которого подключен к первому входу третьего сумматора, к второму входу которого подключен выход первого элемента задержки, при этом первый вход второго сумматора объединен с входом второго элемента задержки, а выход второго блока формирователей синдрома через второй блок сумматоров подключен к входу второго порогового

элемента, причем выходы третьего преобразователей, а выход второго

матера и второго порогового элемента являются соответственно первым и вторым выходами кодека, о т л и ч а ю- щ и и с я тем, что, с целью повышения исправляющей способности кодека 5 з °Рому входу второго блока сумматопутем использования при декодировании

O

5

0 5

0

5

информации о надежности принимаемых символов, введены первый и второй аналого-цифровые преобразователи, d+1 преобразователей сигнала, вычислитель надежности проверок, декодер внутреннего кода, четвертый и пятый элементы задержки, выходы которых подключены к первому и второму входам декодера внутреннего кода, к третьему входу которого подключен выход первого порогового элемента, а выходы декодера внутреннего кода подключены к входам второго блока формирователей синдрома, при этом выходы первого и второго преобразователей сигнала пор,- ключены к входам соответственно четвертого и пятого элементов задержки и входам вычислителя надежности проверок, выходы которого подключены соответственно к первым входам d-1 преобразователей сигнала, к вторым входам которых подключены выходы первого блока сумматоров, а выходы d-1 преобразователей сигнала подключены к второму входу первого порогового элемента, причем выходы первого сумматора и второго кодера подключены соответственно к первому и второму входам канала связи, первый и второй выходы которого подключены к входам соответственно первого и второго аналого-цифровых преобразователей, первые выходы которых подключены к первым входам соответственно первого и второго преобразователей сигнала, к вторым входам которых и второму и первому входам второго сумматора подключены вторые выходы соответственно первого и второго аналого-цифровых

элемента задержки подключен к четвертому входу декодера внутреннего кода и входу третьего элемента задержки, выход которого подключен к

ров,

ПреобраэоВате/гь сигнала

9иг.2

Вы ислитем надежности //7роВеро/(

фиг.З

Редактор В.Данко

ЦЗиг.б

Составитель Г.Лерантович

Техред М.Ходанич . Корректор С.Шекмар

Заказ 6009/57 Тираж 900 Подписное ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, .Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, А

1358р98

Лорогобьш элемент

Ц)иг.и

-/Аенодер Внутреннего нода

Изобретение относится к технике связи и обеспечивает повышение исправляющей способности кодека путем использования при декодировании информации о надежности принимаемых символов. Кодек содержит кодеры 1, 2, сумматоры 3,8,18, АЦП 5,6,d+1 преобразователей 7 сигналов, элементы задержки 9,13-16, вычислитель 10 надежности проверок, блоки 11, 20 формирователей синдрома, блоки 12, 21 ( сумматоров, пороговые элементы 17, 22, декодер 19 внутреннего кода. Сигналы, поступающие из канала 4 связи, квантуются АЦП 5,6 на 4 уровня. На первый вход преобразователей 7.1-7.2, работа которых поясняется, поступает сигнал, соотв. символу надежности (младший разряд двухпо- зиционного кода), а на второй - жесткое значение символа (старший разряд) . На выходе преобразователей 7 формируется преобразованное значение символа надежности. Преобразование символов надежности необходимо для того, чтобы представить жесткие проверки и их надежности в -виде двухразрядного двоичного числа, представляющего собой номер зоны, к которой можно отнести данную проверку. Если символы надежности жестких символов слов обоих внешних кодов равны 1, то вычислитель 10 формирует надежности жестких проверок для каждого из декодируемых символов слов внешнего кода. Введены блоки 5,6,7,10,15,16,19. 5 ил. Ft3t/ /Z) а (Л оо СП 00 о со сх