Кодек несистематического сверточного кода Советский патент 1992 года по МПК H03M13/23 

Изобретение относится к вычислительной технике и технике связи и может быть использовано в системах цифровой саязи.

Известен кодек несистематического сверточного кода, содержащий канал связи. кодер, вычислитель синдрома, анализатор синдрома, вычислитель оценок, коммутатор и мажоритарный элемент.

Недостатком известного кодека является низкая помехоустойчивость.

Наиболее близким по технической сущности к предлагаемому кодеку являетсй кодек несистематического сверточного кодз, содержащий канал связи, на передающей стороне - первый и второй кодеры, на приемной стороне - вычислитель оценок, вычислитель синдрома, блок сумматоров по модулю два, анализатор синдрома, комму татор, мажоритарный элемент, первый и второй декодеры, генератор импульсов, ключевой элемент, элемент ИЛИ, формирователь временного интервала и пороговый счетчик.

Недостатком известного кодека несистематического сверточного кода является низкая помехоустойчивость из-за эффекта размножения ошибок.

Цель изобретения - помехоустойчивости за счет предотвращения эффекта размножения ошибок.

Поставленная цель достигается тем, что в кодек несистематического сверточного кода, содержащий канал связи, на передающей стороне - первый кодер, вход которого является входом кодека, первый - третий выходы первого кодера соединены с одноименными входами второго кодера, первый и второй выходы которого подключены к одноименным входам канала связи, на приемной стороне - первый вычислитель синдрома, выход которого соединен с информационным входом первого анализатора синдрома, первые выходы которого соединены с первыми управляющими входами первого коммутатора, второй выход соединен со счетным входом порогового, счетчика и первым управляющим входом порогового счетчика и первым управляющим входом ключевого элемента, первый выход генератора импульсов подключен к информационному входу ключевого элемента, выход которого подключен к информационному входу формирователя временного интервала, выход которого подключен к первому входу элемента ИЛИ, выход которого подключен к второму управляющему входу ключевого элемента и входам обнуления формирователя врзменного интервала и порогового счетчика, выход которого соединен с вторым входом

элемента ИЛИ. первые м вторые входы первого вычислителя синдро 1а и первого блока сумматоров по модулю два попарно объединены м подключены к одноименным выходг 1 канала связи, пероый и второй первого, блока сумматоров по модулю два подключены к одноименным информационным входам первого вычислителя оценок, выходы которого соединены с соответствующими информационными входами первого коммутатора, выходы которого подключены к входам первого мажоритарного элемента, первый выход которого подключен к второму управляющему входу первого коммутатора, выходы первого и второго декодеров соединены, первый выход первого декодера и первый и второй выходы второго декодера подключены соответственно к третьему входу первого вычислителя синдрома и третьему и четвертому входам первого блока сумматоров по модулю двэ, управляющий вход первого анализатора синдрома подключен к первому выходу первого вычислителя оценок, дополнительно введены корректор синдрома, блок управления коррекцией, блок задержки сигнала управления коррекцией, первый и второй блоки запрета коррекции, вторые вычислитель синдрома, анализатор синдрома, блок сумматоров по модулю два, вычислитель оценок, коммутатор, мажоритарный элемент, третий декодер и блок задержки кодовой последовательности, первый и второй входы и первый и второй выходы которого подключены соответственно к одноименным выходам канала связи и одноименным входам второго вычислителя синдрОМа и второго блока сумматоров по модулю два, первый и второй выходы которого подключены к одноименным информационным входам второго вычислителя оценок, выходы которого подключены к информационным входам второго коммутатора, выходы которого подключены к соответствующим входам второго мажоритарного элемента, первый и второй выходы которого подключены соответственно к первому управляющему входу второго коммутатора и первому входу первого блока запрета коррекции, выход которого подключен к управляющему входу второго вычислителя оценок, первому входу корректора синдрома и входу третьего декодера, первый, второй л третий выходы которого подключены соответственно к третьему и четвертому входам второго блока сумматоров по модулю два и являются выходом устройства, второй вход и выход корректора синдрома подключены соответственно к первому выходу второго вычислителя оценок и первому

входу аторого анализатора синдрома, второй вход и выход которого подключены соответственно к выходу второго вычислителя синдрома и вторым управляющим входам второго коммутатора, второй выход генератора импульсов соединен с первым входом блока управления коррекцией, второй вход которого подключен к выходу порогового счетчика, выход соединен непосредственно с первым входом второго блока запрета коррекции и через блок задержки сигнала запрета коррекции к второму входу первого блока запрета коррекции, второй выход первого мажоритарного элемента подключен к второму входу второго блока запрета коррекции, выход которого подключен к входу первого декодера и управляющему входу первого вычислителя оценок.

Блок управления коррекцией содержит пороговый счетчик, элемент И и Т-триггер. выход которого подключен к первому входу элемента И и является выходом блока, выход элемента 1/1 соединен со счетным входом порогового счетчика, выход которого подключен к своему входу обнуления и входу обнуления Т-триггера, счетный вход которого и второй вход элемента И являются соответственно вторым и первым входами блока.

Сущность изобретения состоит в том, что с введением новых элементов и связей реализуется новая дисциплина функционирования кодека несистематического сверточного кода: производится декодирование кодовых последовательностей, которые непосредственно поступают из канала связи, и задержанных кодовых последовательностей. При этом при декодировании в первом случае определяется факт наличия ошибки кратности Быше, чем позволяет исправлять применяемый ортогональный код, который используется при декодировании задержанных кодовых последовательностей для запрета выдачи искаженной информации получателю и предотвращения размножения ошибок.

На фиг.1 приведена блок-схема кодека несистематического сверточного кода; на фиг.2 -структурная схема блока управления коррекцией.

Кодек несистематического сверточного кода состоит из передающей 1 и приемной 2 сторон и канала 3 связи. Передающая сторона 1 содержит первый 4 и второй 5 кодеры. Приемная сторона 2 содержит пераый вычислитель 6 синдрома, первый вычислитель 7 оценок, первый блок 8 сумматоров по модулю два. первый анализатор 9 синдрома, первый коммутатор 10. первый мажоритарный элемент 11. первый 12 и второй 13 декодеры, генератор 14 имлульсое. ключевой элемент 15. элемент 1/1ЛИ 16,.формирователь 17временного интервала, пороговый счетчик 18, блок 19 задержки кодовой последо{зательности. второй вычислитель 20 синдрома, второй вычислитель 21 оценок. второй блок 22 сумматоров по модулю два. второй анализатор 23 синдрома, второй коммутатор 24, второй мажоритарный элемент 25. первый 26 и второй 27 блоки запрета коррекции, блок 28 управления

0 коррекцией, блок 29 задержки сигнала запрета коррекции, третий декодер 30 и корректор 31 синдрома.

Первый кодер 4. генерирующий кодовые слова ортогонального несистематического сверточного кода, предназначен для формирования по 1 нформационным символам символов проверочной последовательности. В качестве кодера используется регистр сдвига, связанный с сумматорами

0 по модулю два. Длина регистра сдвига, число сумматоров по модулю два и их связи i определяются порождающими многочленами ортогонального несистел-.атического сверточного кода. Вход первого кодера 4 яв5 ляется информационным входом устройства, а первый-третий выходы подключены к соот- ветствующим входам второго кодера 5.

Второй кодер 5 предназначен для формирования добавочных проверочных разря0 дов в порождающих многочленах кпазиортогонального несистематического сверточного кода, позволяющих обнаружить факты ошибочного декодирования принятых информационных сигналов на

5 приемной стороне 2. Второй кодер 5 представляет собой регистр сдвига, связанный с сумматорами по модулю два. число разрядов регистра сдвига и связи с сумматорами обусловлинаются видом дополнительных

0 многочленов в порождающих многочленах кеазиортогонального несистематического сверточного кода. Первый и второй выходы второго кодера 5 подключены к соответствующи,м Зхходам канала 3 связи,

5ПероьгЛ вычислитель 6 синдрома предназначен для умножения принятых из канала 3 С12ЯЗИ кодовых последовательностей кпаз/.срт о тонального несистематического сваргоч ога кода на порождающие много0 чле.чы ортогонального несистематического ссергочного кода Ро2 (х) и Poi (х) и для формироайг;11я синдромной последовательности. flv-;pBbiu вычислитель 6 синдрома предстг:эляет собой регистры сдвига исум5 MSTOp по модулю два. длина регистров и связи с сумматором по модулю два определяьатс;-; г;орож,дающими многочленами POI (х) и Ро2 (х) ортогонального несистематического сзерточного кода. Первый и второй входы первого вычислителя 6 синдрома подключены к одноименным выходам канала 3 связи, управляющий вход соединен с выходом первого декодера 12, а выход-синформационным входом первого анализатора 9 синдрома.

Первый вычислитель 7 оценок предназначен для формирования сигналов оценок EJ, ортогональных относительно информационного символа, из кодовых слов ортогонального несистематического сверточного кода и представляет собой регистры сдвига, связанные с cv/MMaTopaMH по модулю два. Длина регистров сдвига, число сумматоров по модулю два и их связи определяются структурой ортогональных оценок для каждых конкретных многочленов ортогонального несистематического сверточного кода. Первый и второй входы первого вычислите ля 7 оценок подключенык одноименным выходам первого блока 8 сумматоров по модулю два, управляющий вход соединен с выходом второго блока 27 запрета коррекции, первый выход подключен к управляющему входу первого анализатора 9 синдрома, выходы первого вычислителя 7 оценок подключены к соответствующим информационным входам первого коммутатора 10.

Первый блок 8 сумматоров по модулю два предназначен для исключения из рассмотрения на входах первого вычислителя 7 оценок дополнительных проверочных последовательностей М (х) Рд1 (х) и М (х) Рд2 (х),

образованных умножением информационной последовательности М (х) на дополнительные порождающие многочлены Рд1 (х) и Рд2(х) в кодере, генерирующем кодовые слова квазиортогонального несистематического сверточного кода. Первый блок 8 сумматоров по модулю два представляет собой сумматоры по модулю два по числу формируемых на передающей стороне 1 проверочных последовательностей. Первый и второй входы первого блока 8 подключены к одноименным выходам канала 3 связи, третий и четвертый входы - соответственно к riepBOMy и второму выходам второго декодера 13.

Первый анализатор 9 синдрома предназначен для хранения и анализа синдромной последовательности и представляет собой регистр сдвига с обратными связями для записи синдромной последовательности и соединенный с ним логический блок, вырабатывающий следующие сигналы управления п ервым коммутатором 10:

Ti SiS3S;;Sr,.

T3 S4S5S6-t-SiS,(1)

T4 85 + SiSfi 5з34 + 5з545б.

Последовательный выход регистра сдвига первого анализатора 9 синдрома подключен к ключевому элементу 15 и пороговому счетчику 18.

Первый коммутатор 10 предназначен

для исключения из рассмотрения на входе мажоритарного элемента 11 той оценки Ej, номер которой совпадает с номером отличной от нуля функции Tj, в случае, если

0 То 1. К первым управляющим входам первого коммутатора 10 подключены выходы первого анализатора 9 синдрома, к второму управляющему входу - первый выход первого мажоритарного элемента 11, выходы первого коммутатора 10 соединены с соответствующими входами первого мажоритарного элемента 11.

Первый мажоритарный элемент 11 предназначен ,цля принятия решения о достоверности принятых символов по большинству оценок Ej на первом выходе, а также для формирования на втором выходе на основе оценок Ej сигнала То. Таким образом

(Е1Е2ЕзЕ + (Е 1Е2ЕзЕ4) t.(EjE2E3E4)+

+ (ЕтЕзЕзЕ) + (Е1Е2ЕзЕ4) + (Е1Е2ЕзЕ4), (2) Второй выход первого мажоритарного элемента 11 подключен к второму входу второго блока 27 запрета коррекции.

0 Первый 12 и второй 13 декодеры представляют собой схемы умножения декодированной информационной последовательности на многочлены вида Р{х)

Р02 (Х) Рд1 (х) и Р(х) POI (х) Рд2 (х), Рд1 (х) и

5 Рд2 (х). Первый декодер 12 образован регистром сдвига с сумматорами по модулю два, длина регистра сдвига, число сумматоров по модулю два определяются видом многочленов Р (х) и Р(х). Второй декодер 13 образован регистром сдвига и сумматорами по модулю два. Длина регистра сдвига, число сумматоров по модулю два определяются видом дополнительных многочленов Рд1 (х) и Рд2 (х). Входы первого 12 и второго 13

5 декодеров объединены и подключены к выходу второго блока 27 запрета коррекции, выход первого декодера 12 подключен к управляющему входу первого вычислителя 6 синдрома, первый и второй выходы второго

0 декодера 13 подключены соответственно к третьему и четвертому входам первого блока 8 сумматоров по модулю два.

Генератор 14 импульсов формирует импульсы, необходимые для работы формирователя 17 временного интервала и блока 28 управления коррекцией.

Ключевой элемент 15 предназначен для подачи импульсов с выхода генератора 14 импульсов на вход формирователя 17 временного интервала в промежуток времени

от момента поступления на первый управляющий вход ключевого элемента 15 сигнала о наличии ошибок до момента поступления на его аторой вход сигнала с выхода элемента ИЛИ 16.

Элемент ИЛИ 16 предназначен для установки в закрытое состояние ключевого элемента 15 и обнуления порогового счетчика 18 в случае поступления из входы элемента ИЛИ 16 сигнала переполнения как с выхода порогового счетчика 18, так и с выхода формирователя 17 временного интервала. К первому входу злементй ИЛИ 16 подключен выход формирователя 17 временного интервала, к второму сходу - выход порогового счетчика 18. Выход элемента ИЛИ 16 соединен с управляющим входом ключевого элемента 15 и входом обнуления порогового счетчика 18 и формирователя 17 временного интервала.

Формирователь временного интервала 17 предназначен для установления временного интервала анализа информации, поступающей на вход порогового счетчика 18. В качестве формирователя 17 временного интервала используется счетчик, порог срабатывания которого выбирается исходя из допустимой вероятности трансформации сообщений, длины кодовых ограничений, корректирующей способности квазиортогонального несистематического сверточного кода.

Пороговый счетчик 18 предназначен для подсчета количества сигналов ошибок, поступающих с второго выхода первого анализатора 9 синдрома, и выдачи сигнала о наличии ошибок в случае переполнения. Порог срабатывания порогового счетчика 18 выбирается исходя из корректирующих свойств квазиортогоиального несистематического сверточного кода и требований по допустимой вероятности трансформации сообщений.

Блок 19 задержки кодовой последовательности предназначен для задержки кодовой последовательности и представляет собой два регистра сдвига, длина которых выбирается согласно требуемому времени задержки. Первый и второй входы блока 19 подключены к одноименным выходам канала 3 связи, первый и второй выходы подключены соответственно к первым и вторым входам второго вычислителя 20 синдрома и второго блока 22 сумматоров по модулю два.

Второй вычислитель 20 синдрома предназначен для умножения задержанных кодовых последовательностей кеазиортогонального несистематического сверточного кода на порождающие многочлены ортогонального несистематического соерточного кода Ро2 (х) и Рщ (х) и для формирования синдромной последовательности. Второй вычислитель 20 синдрома 5 представляет собой регистры сдвига и сумматор по модулю два. Длина регистров сдвига и их связи с сумматором по модулю два определяются видом порождающих многочленов Poi (х) и Ро2 (х) ортогонального

0 несистематического сверточного кода. Выход второго вычислителя 20 синдрома подключен к информационному входу второго анализатора 23 синдрома.

Второй вычислитель 21 оценок предназначен для формирования сигналов оценок EJ, ортогональных относительно информационного символа, из задержанных кодовых слов ортогонального несистематического сверточного кода и

0 представляет собой регистры сдвига, связанные с сумматорами по модулю два. , Длина регистров сдвига, число сумматоров по модулю два и их связи определяются структурой проверок для каждых

5 конкретных порождающих многочленов ортогонального несистематического свер- , точного кода. Выходы второго вычислителя 21 оценок подключены к информационным входам второго коммутатора 2, первый выход - к управляющему входу второго анализатора 23 синдрома, управляющий вход соединен с выходом первого блока 26 запрета коррекции, а первый и второй входы - с соответствующими выходами второго блока 22 сумматоров по модулю два,

Второй блок 22 сумматоров по модулю два предназначен для исключения из рассмотрения на выходах второго вычислителя

0 21 оценок дополнительных проверочных последовательностей М (х) Рд1 (х) и М (х) Рд2 (х), образованных умножением информационной последовательности М (х) на дополнительные порождающие многочлены Рд1 (х) и

5 Рд2 (х). Второй блок 22 сумматоров по модулю два представляет собой сумматоры по модулю два. Первый и второй входы второго блока 22 сумматоров подключены к соответствующим выходам блока 19 задержки кодо0 вой последовательности, третий и четвертый входы - соответственно к первому и второму выходу третьего декодера 30. Второй анализатор 23 синдрома предназначен для хранения синдромной последовательности и представляет собой регистр сдвига с обратными связями для записи последовательности синдромов S и соединенный с ним логический блок, вырабатывающий сигналы Tj согласно выражению (1). Управляющий вход содинен с

выходом корректора 31 синдрома, выходы соединены с вторырли управляющими входами второго коммутатора 24.

Второй коммутатор 24 предназначен для исключения из рассмотрения на входе второго мажоритарного элемента 25 той оценки EJ, номер которой совпадает с номером отличной от нуля функции Tj, в случае, если То 1. К первому управляющему входу второго коммутатора 24 подключен второй выход второго мажоритарного элемента 25, выходы второго коммутатора 24 подключены к соответствующим информационным входам второго мажоритарного элемента 25.

Второй мажоритарный элемент 25 предназначен для принятия решения о достоверности принятых символов по боль шинству ортогональный оценок Ej на первом выходе, а также для формирования на втором выходе на основе оценок EJ сигнала То согласно выражению (2). Второй выход второго мажоритарного элемента 25 соединен с первым входом первого блока 26 запрета коррекции.

Первый 26 и второй 27 блоки запрета коррекции предназначены для запрета выдачи информации с выходов второго 25 и первого 11 мажоритарных элементов соответственно на время, необходимое для очистки регистров сдвига первого вычислителя 6 синдрома, первого анализатора 9 синдрома, первого 7 и второго 21 вычислителей оценок, декодеров 12, 13 и 30 по управляющему сигналу с выхода блока 28 управления коррекцией. Выход первого блока 26 запрета соединен с управляющим входом второго вычислителя 21 оценок и первым входом корректора 31 синдрома и входом третьего декодера 30. Выход второго блока 27 запрета подключен к управляющему входу первого вычислителя 7 оценок и к объединенному входу первого 12 и второго 13 декодеров.

Блок 28 управления коррекцией предназначен для выдачи управляющего сигнала на первый вход второго блока 27 запрета и через блок 29 задержки сигнала запрета коррекции на второй вход первого блока 26 запрета. Блок 28 управления коррекцией (фиг.2) содержит последовательно соединенные блок 32, блок 33 и блок 34, выход которого подключен к своему входу обнуления и входу обнуления блока 32, вход которого является входом блока 28 управления коррекцией, а выход - выходом блока 28 управления коррекцией и подключен к первому входу блока 33, к первому входу которого подключен второй вход блока 28 управления коррекцией, а выход соединен со счетным входом блока 34. В качестве

блока 32 используется Т-триггер, и качестве блока 33 используется элемент И, в качестве блока 34 - пороговый счетчик, порог срабатывания которого выбирается равным длине кодового ограничения квазиортогонального несистематического сверуочного кода. Второй вход блока 28 соединен с выходом порогового счетчика 18, первый вход - с вторым выходом генератора 14 импульсов, а выход0 с первым входом второго блока 27 запрета и входом блока 29 задержки сигнала запрета коррекции,

Блок 29 задержки сигнала запрета коррекции предназначен для задержки управляющего сигнала запрета коррекции, подаваемого на второй вход первого блока 26 запрета. Блок 29 представляет собой регистр сдвига, длина которого выбирается согласно требуемому времени задержки.

0 Третий декодер 30 предназначен для умножения декодированной с задержкой информационной последовательности на многочлены Рдт (х) и Рд2 (х). Третий декодер представляет собой регистр сдвига, связанный с сумматорами по модулю два, длина которого и связи с сумматорами по модулю два определяются видом многочленов Рд1 (х) и Рд2 (х). Вход третьего декодера 30 подключен к выходу первого блока 26 запрета,

0 первый и второй выходы подключены соответственно к третьему и четвертому входам второго блока 22 сумматоров по модулю два, а третий выход- является информационным выходом устройства.

5Корректор 31 синдрома предназначен

для кор11екции соответствующих разрядов сдвига второго анализатора 23 синдрома и представляет собой сумматор по модулю два, второй вход которого подключен к пер0 аому выходу второго вычислителя 21 оценок, первый вход - к выходу первого блока 26 запрета коррекции.

При работе устройства возможны три случая: декодирование информации происходит при отсутствии ошибок, декодирование информации происходит при наличии ошибок, уровень которых меньше или равен корректирующей способности ортогонального несистематического сверточного кода, деко0 дирование информации происходит при наличии ошибок, уровень которых больше корректирующей способности ортогонального несистематического сверточного кода. При декодировании информации в первых двух случаях устройство работает аналогично с известным с той разницей, что выдача символов информационной последовательности осуществляется с некоторой задержкой. При декодировании информации -в третьем случае появляется возможность 1бнаруживать не только ошибки, вес которых больше веса ошибок, которые способен исправлять ортогональный несистематический сверточный код, но и устранить эффект размножения ошибок, возникающий в известных устройствах,

Кодек работает следующим образом,

В исходном состоянии в регистрах сдвига первого 4 и второго 5 кодеров, первого вычислителя 6 синдрома, первого анализатора 9 синдрома, первого вычислителя 7 оценок, декодеров 12, 13 и 30, второго вычислителя 20 синдрома, второго вычислителя 21 оценок, второго анализатора 23 синдрома, блока 19 задержки кодовой последовательности, блока 29 задержки сигнала запрета коррекции записаны нулевые сигналы. Содержимое порогового счетчика 18 и формирователя 17 временного интервала также равно нулю. Выход генератора 14 импульсов ключевым элементом 15 отключен от входа формирователя 17 временного интервала. В первом 11 и втором 25 мажоритарных элементах установлено поI +1

,где I - число

роговое значение Z

ортогональных оценок. В пороговом счетчиd омин

ке 18 установлен порог у

стимого числа ошибок на интервале W тактов в принимаемых из канала 3 связи закодированных последовательностях. Сигнал с выхода порогового счетчика 18 появляется в том случае, если пороговое значение у оказывается превышенным. Блок 28 управления коррекцией по сигналу с выхода порогового счетчика 18 выдает управляющий сигнал, запрещающий выдачу информации с первого 11 и второго 25 мажоритарных элементов на время, равное Пак -длине кодового ограничения квазиортогонального несистематического сверточного кода. В формирователе 17 временного интервала установлен порог числа тактов W и сигнал на его выходе появляется в случае, если число W оказывается превышенным. Время задержки блока 19 задержки кодовой последовательности и блока 29 задерж1 и сигнала запрета коррекции установлено равным Пак.

На вход кодека (вход кодера 4) в последовательном коде поступают с тактовым периодом/ Т сигналы двоичной информационной последовательности М (х). Эта последовательность продвигается с тактовой частотой по разрядам регистра сдвига кодера 4 и далее по разрядам регистра сдвига кодера 5. В процессе этого движения последовательность М (х) преобразуется 8 последовательности вида

5 М (х) Ро2 (х) + Рд2 (х) х2 М (х) Рк2 (х), (3)

М (х) Ро1 (х) + Рд1 (х) х М (х) Рк1 (х), которые поступают в последовательном коде на входы канала 3 связи. При этом сигналы проверочных последовательностей М (х)

0)(Рк1 (х) и М (х) Рк2 (х) искажаются воздействием помех EI (х)|л Е2(х), т.е. из канала 3 связи поступают двоичные последовательности вида

5 П;(х) М(х)Рк1(х)+Е1(х), (4) П2 (х) М (х) Рк2 (х) + Е2 (х). В случае отсутствия ошибок, т.е. Ei (х) Е2 (х) О, последовательности вида (3) поступают в разряды регистров сдвига первого 0 вычислителя 6 синдрома и продвигаются по ним с тактовой частотой. В процессе этого движения эти последовательности преобразуются в последовательности вида

5 П1 (х) Ро2 (х) М (х) Рк1 (х) Ро2 (х), (5)

П2 (х) POI (х) М (х) Рк2 (х) Ро1 (х).

которые поступают на вход сумматора по модулю два, в котором покомпонентно сравниваются с последовательностью М (х) Р (х)+

допу+ Р (х), поступающей на третий вход первого вычислителя 6 синдрома с выхода первого декодера 12, т.е.

(5( X ) П1 (х) Ро2 (х) + П2 (х) Ро1 (х) + М (х)х

(ХН Р(Х) М (х) {Р01 (х) Р02 (х) + Рд1 (х) P02V (х) х + Р02 (х) POI (х) + Рд2 (х) Р01 (х) х2 + Ро2 (х) Рд1 (х) + Р01 (X) Рд2 (х)} 0.

Таким образом, если в канале 3 связи ошибок не возникло, то в регистр сдвига

0 первого анализатора 9 синдрома записывается нулевой синдром S (х) 0. Одновременно с этим последовательности вида (3) поступают на первый и второй входы первого блока 8 сумматоров по модулю два, на

5 третий и четвертый входы которого поступают последовательности М (х) Рд1 (х) и М (х)х Рд2 (х) с выходов второго декодера 13. На первом и втором выходах первого блока 8 сумматоров по модулю два формируются

0 последовательности ортогонального несистематического сверточного кода М (х) Poi (х) и М (х) Ро2 (х), которые поступают на входы первого вычислителя 7 оценок. На выходах первого вычислителя 7 оценок на

5 такте работы происходит формирование сигналов оценок Е, ортогональных относительно каждого информационного символа последовательности М (х). Эти оценки поступают на первый коммутатор 10, где происходит исключение из рассмотрения на

соответствующем входе первого мажоритарного элемента 11 той оценки EJ, номер которой совпадает с отличной от нуля функцией Tj, в случае, если То 1 (т.е. в случае, когда возникла двукратная ошибка). Если в 5 канале 3 связи ошибок не произошло, следовательно, То О, и первые выходы первого анализатора 9 синдрома не подключаются к первым управляющим входам коммутатора 10, Система оценок Ej поступает на первый 10 мажоритарный элемент 11, где на каждом такте работы происходит принятие решения о достоверности каждого символа информационной последовательности. Далее информационная последовательность М (х) 15 через второй блок 27 запрета поступает на входы декодеров 12 и 13 (так как сигнал на первом входе второго блока 27 запрета коррекции отсутствует), где ойа продвигается с тактовой частотой по разрядам регистра 20 -сдвига. В процессе этого движения последовательность М (х) на выходе первого декодера 12 преобразуется в последовательность вида

М (х) Р (Х) + Р(Х) М (х) Р02 (х) Рд1 (х) + + Р01 (х) Рд2 (х), (6)

которая поступает на управляющий вход первого вычислителя 6 синдрома, на выходах второго декодера 13 - в последователь- 30 нести вида

М(х)Рд1(х), (7)

М (х) Рд2 (х),

которые поступают на третий и четвертый 35 входы первого блока 8 сумматороа по модулю два. Нулевой синдром, записанный в регистр сдвига первого анализатора 9 синдрома, не оказывает влияние на содержимое порогового счетчика 18, состояние 40 формирователя 17 временного интервала, ключевого элемента 15 и блока 28 управления коррекцией. Кроме того, каждый символ информационной последовательности М (х) по цепи обратной связи с выхода второго 45 блока 27 запрета коррекции поступает на управляющий вход первого вычислителя 7 оценок в соответствующие разряды регистров сдвига и одновременно сигнал Е с первого выхода первого вычислителя 7 оценок 50 поступает на управляющий вход первого анализатора 9 синдрома.

Задержанные блоком 19 задержки кодовой, последовательности кодовые последовательности вида (4) поступают 55 одновременно на первые и вторые входы второго вычислителя 20 синдрома, продвигаясь по ним с тактовой частотой. В процессе этого движения эти последовательности преобразуются в последорательности вида

(5) и далее в разрйды регистра сдвига пторого анализатора 23 синдрома. Так как, по условию, а канале 3 связи oiuiiOoK не произошло, то а регистр сдвига второго анализатора 23 синдрома записывается нулевой синдром. Однозремеиио с этим последовательности вида (4) поступают иг первый и второй йходы второго блока 22 сумматоров гю 5модулю два, на третий и четвертый входы которого поступают последовательности М 00 Рд1 (0 М Pfl2 () f- выходов третьего декодера 30. На первом ii втором входах второго блока 22 сумматоров по модулю доа формируютсй последовательности ортогонального несистематического сЕ5ерточного кода fvl (х) Ро1 (х) М М (х) Ро2 (х), которые псст/пают на входы второго вычислителя 21 оценок. На выходах второго вычислителя 21 оценок на каждом такте работы происходит формирование сигналов оценок Ej, ортогональных относмтельно каждого информационного символа последовательности М (х). Эти оценки поступают на второй коммутатор 24, гдо происходит исключение из рассмотрения на входах EiTOporo мажоритарного элемента 25 той оценки Ej. номер которой совпадает с отличной от нуля функцией Tj, в случае, если То 1. Так как в канале 3 связи ошибок не произошло, следовательно, То О, выходы второго анализатора 23 синдро иа не подключаются к первым управляющим входам второго коммутатора 24. Система ортогональных оценок EJ поступает на второй мажоритарный злемент 25, где на каждом такте работы происходит принятие решения о достоверности каждого символа информационной последовательности М (х). Далее ш.формационная последовательность М (х) поступает на первый вхо,д первого блока 26 запрета коррекции, с выхода которого она поступает на вход третьего декодера 30, где она продвигается с тактовой частотой по разрядам регистра сдвига и выходмт на ь нформациониый выход кодека. В процессе этого движения последовательность М (х) на выходе третьего декодера 30 преобразуется а последовательности вида (7), которые поступают на соответствующие входы второго блока 22 сумматоров по модулю два. Кроме того, символ декодированной информационной последовательности по цепи обратной связи поступает на управляющий вход второго вычислителя 21 оценок в соответствующие разряды регистров сдвига и на перзый вход корректора 31 синдрома, на второй вход которого однозременио поступает сигнал EI. Выходной сигнал с выхода корректора 31 синдрома поступэет на управляющий вход второго

анализатора 23 синдрома в соответствующие разряды регистров сдвига.

В случае, если в канале 3 связи на длине кодового ограничения возникла однократная или двукратная ошибка, кодек работает следующим образом.

Как и в предыдущем случае, последовательности вида (4) поступают в разряды регистров сдвига первого вычислителя 6 синдрома и продвигаются по ним с тактовой частотой АТ. В процессе этого движения эти последовательности преобразуются к виду 1(х)Ро2(х) М(х)Рк1(х) + Е1(х)Ро2{х), (8) 2 (х) Р01 (х) М (х) Рк2 (х) + Е2 (х) Р01 (х), и поступают на входы сумматора по модулю два, на котором покомпонентно сравниваются с последовательностью М (х) Р{х) + Р (х), поступающей на третий вход первого вычислителя 6 синдрома с выхода первого декодера 12, т.е. (5 ( X ) п( (х) Ро2 (х) + П2 (х) Ро1 (х) + М (х) Р (х) + Р(х) М (х) Рк1 (х) + Ei (х) Ро1 (х) + (х) Рк2 (х) + Е2 (х) Ро2 (х) + М (х) Ро2 (х) Рд1 (Х) + М (х) Р01 (х) Рд2 (х)0. Таким образом, в регистр сдвига первого анализатора 9 синдрома записывается ненулевой синдром. Одновременно с этим последовательности вида (4) поступают на первый и второй входы первого блока 8 сумматоров по модулю два. а с его выходов снимаются последовательности ортогонального несистематического сверточного кода, пораженные одно- или двукратными ошибками, которые поступают в первый вычислитель 7 оценок. Пусть для определенности в канале 3 связи возникла двукратная ошибка, тогда в соответствии с алгоритмом работы кодека, в первом коммутаторе 10 происходит исключение из рассмотрения на входе первого мажоритарного элемента 11 той оценки EJ, номер которой совпадает с отличной от нуля функцией Tj, формируемой в первом анализаторе 9 синдрома, и подключаемой к первым управляющим входам коммутатора 10 при То 1. Скорректированная система оценок EJ поступает на первый мажоритарный элемент 11, где происходит принятие решения о достоверности каждого информационного символа последовательности М (х). Так как кратность возникшей в канале 3 связи ошибки не превышает корректирующей способности ортогонального кода, то на приемной стороне 2 происходит исправление двукратной ошибки. Далее информационная последовательность noctynaeT через второй блок 27 запрета на декодеры 12 и 13. В процессе движения последовательности М (х) по разрядам регистра сдвига первого декодера 12 на его

выходе формируется последовательность вида (6), которая поступает на третий вход первого вычислителя 6 синдрома, на выходах второго декодера 13 формируются последовательности вида (7), которые

поступают на соответствующие входы первого блока 8 сумматоров по модулю два. На выходах последнего формируются последовательности вида М (х) Рк1 (х) + Е1 (х) + М (х) Рд1 (х), (9) М (Х) Рк2 (х) + Е2 (х) + М (х) Рд2 (х). Так как синдром, записанный в регистре сдвига первого анализатора 9 синдрома ненулевой, то пороговый счетчик 13 осуществляет подсчет числа ошибок, поступивших с второго выхода первого анализатора 9 синдрома на его счетный вход. Одновременно сигналы ошибок с второго выхода первого анализатора 9 синдрома поступают на первый вход ключевого элемента 15, подключая выход генератора 14 импульсов к входу формирователя 17 временного интервала. Поскольку, го условию, количество ошибок мало, формирователь 17 временного интервала подсчитывает W тактов и формирует на своем выходе сигнал раньше, чем переполняется пороговый счетчик 18. Сигнал с выхода формирователя 17 временного интервала через элемент ИЛИ 16 осуществляет сброс содержимого формирователя 17 временного интервала и возвращает в исходное состояние ключевой элемент 15, отключив выход генератора 14 импульсов от входа формирователя 17 временного интервала. На выходе порогового счетчика 18 сигнал не появляется, блок 28 управления коррекцией сигнала запрета коррекции не выдает. Задержанные блоком 19 кодовые последовательности вида (4) поступают на первые и вторые входы второго вычислителя 20 синдрома, продвигаясь по ним с тактовой частотой. В процессе этого движения эти последовательности преобразуются к виду (8) и поступают на вход сумматора по модулю два, с выхода которого записывают в регистр сдвига второго анализатора 23 синдрома ненулевой синдром. Одновременное зтим последовательности вида (4) поступают на первый и второй входы второго блока 22 сумматоров по модулю два, а с его выходов снимаются последовательности ортогонально.-о несистематического сверточного кода, пораженные двукратной ошибкой.

в соответствии салгоритмо /. работы ;;одека во втором ком - утаторе 24 происходи исключение из рассмотрения на входе второго мажоритарного элемента 25 той оценки EJ, номер которой совпадает с апшчнаЛ от нуля функцией Tj, форг ируемой во STOром анализаторе 23 синдрома и подключаемой к первым управляющим входа 4 второго коммутатора 24 при То 1. Скорректяроаанная система оценок EJ поступает на второй мажоритарный 25, где прог сходит принятие решения о достоверност / ,ого информационного сиг-лвола последовательностм М (х). Далее информационна последовательность М (х) через первой блок 26 запрета коррекции поступает из вход третьего декодера 30, где формируются последовательности вида (7), которые поступа ют на входы второго блока 22 сумматоров по модулю два, Одновременно с этим сигнал с

.выхода первого блока 26 запрета коррекции поступает на управляющий вход вычислителя 21 оценок и на первый вход 1 оррег тора 31 синдрома. По соответствующим сигналам происходит коррекция соответстзующих разрядов регистра сдвига второговычислителя 21 оценок и второго анализатора 23 синдрома, С третьего выхода третьего декодера 30 неискаженная информация поступает получателю. Очередной сигнал вызывает повторение описанных операций.

В случае, если 8 канале 3 связи на длиьге кодового ограничения возникла трех- и более кратная ошибка, исправляющей способности ортогонального несистематического сверточного кода, входящего в состав квззиортогонального несистематического сверточного кода, недостаточно для коррекции ошибок. Работа кодека аналогична оплсанному. Пороговый счетчик 18 подсчитывает число импульсов ошибок с второго выхода первого анализатора 9 синдрома и формирует сигнал на , если происходит его переполнение на временном интервале W тактов, По сигналу с выхода порогового счетчика 18 блок 28 управления выдает сигнал на первый вход второго блока 27 запрета и через блок 29 на первый вход первого блока запрета 26, которые прекращают выдачу информации с первого мажоритарного элемента 11 и, спустя время задержки, установленное в блоке 29 задержки сигнала запрета коррекции, со второго мажоритарного элемента 25, Таким образом, отключая цепи выдачи информационной последовательности с первого мажоритарного элемента 11 на время, равное

длине кодового ограничения Пак, мы очищаем от возникшей ошибки регистры сдвига первого вычислитг ля 7 оценок, парного анаjinjaiopa 9 смндрумз, первого 12 и второго i3 декодеров, sanpeLuasi выдачу информаци/ с второго ла ;:ор /1тарного элеi-. 25, предотвращаем выдачу пол чзтелю пскаженной информации и разм ожзние ошибки декодирования, очищая регистры сдвига второго вычислителя 21 и эторого анализатора 23 синдрома.

HeB03MO.vKHOCTb выдачи информационней последовательности М (х) с выхода второго декодера 13 объясняется тем, что i-M выдачи сигнала на второй вход йторого блока 27 запрзта корр8кц /-;и часть искаженной информац1/1онной последова1ельиост1/( может выдана получателю, тогда как использован1.е декодирования задержанной кодовой последовательности и выбор времени задержки в блоке 29 задержки сигнала управления коррекцией позволяет исключить выдачу получателю ,/:с:;зж8нной информационной последовательности.

По истеченки запрета коррекции 5лок 28 управления коррекцией прекращает выдачу сигнала запрета коррекции. К этсиу еремени в регистрах сдоига первого выгислителя 6 оценок, первого анализатора 9 С1г дрома, первого 12 и второго i3 декодеров, второго зь ислителя 21 оценок, второго анализатора 23 синдрома записаны сигналь, не искаженные воздействием обн.чруженной ошибки, м декодирование информации про,цолжается согласно описамному алгоритму.

Техническое преимуш,ество предлагае,vioro изобретения по сравнению с извест;:ь 1ч состоит в том, что достигается г;О:и,п.;ение помехоустойчивости за счет заедения блока задержки кодовой последовательности, второго блока сумматоров по модулю два, второго вычислителя оценок, сторого вычислителя синдрориа, второго анал14затора синдрома, второго коммутатора, второго мажоритарного элемента, а такхс блока управления коррекцией, первого и второго блоков запрета коррекции, блока задержки сигнала управления и третьего декодера и уменьшается вероятность ошибочi ioro декодирования.

Ф о р м у л а м 3 о б р е т 6 и и я 1. Кодек несистематического сверточного кода, содержащий канал связи, на перед.9юш,ей стороне -- первый кодер, оход которого является входом кодека, первыйтретий выходы первого кодера соединены с одноименными входами второго кодера, первый м второй выходы которого подключены к одноименным входам канала связи, нв приемной стороне - первый вычислитель

синдрома, выход которого соединен с информационным входом первого анализатора синдрома, первые выходы которого соединены с первыми управляющими входами первого коммутатора, второй выход соединен со счетным входом порогового счетчика и первым управляющим входом ключевого элемента, первый выход генератора импульсов подключен к информационному входу ключевого элемента, выход которого подключен к информационному входу формирователя временного интервала, выход которого подключен к первому входу элемента ИЛИ, выход которого подключен к второму управляющему входу ключевого элемента и входам обнуления формирователя временного интервала и порогового счетчика, выход которого соединен с вторым входом элемента ИЛ И, первые и вторые входы первого вычислителя синдрома и первого блока сумматоров по модулю два попарно объединены и подключены к одноименным выходам канала связи, первый и второй выходы первого блока сумматоров по модулю два - к одноименным информационным входам первого вычислителя оценок, выходы которого соединены с соответствующими информационными входами первого коммутатора, выходы которого подключены к входам первого мажоритарного элемента, первый выход которого подключен к второму управляющему входу первого коммутатора, входы первого и второго декодеров соединены, первый выход первого декодера и первый и второй выходы второго декодера подключены соответственно к третьему входу первого вычислителя синдрома и третьему и четвертому входам первого блока сумматоров по модулю два, управляющий вход первого анализатора синдрома подключен к первому выходу первого вычислителя оценок, отличающийся тем, что, с целью повышения помехоустойчивости кодека, в него введены корректор синдрома, блок управления коррекцией, блок задержки сигнала управления коррекцией, первый и второй блоки запрета коррекции, вторые вычислитель синдрома, анализатор синдрома, блок сумматоров по модулю два, вычислитель оценок, коммутатор, мажоритарный элемент, третий декодер и блок задержки кодовой последовательности, первый и второй входы и первый и второй выходы которого подключены соответственно к одноименным

выходам канала связи и одноименным входам второго вычислителя синдрома и второго блока сумматоров по модулю два, первый и второй выходы которого подключены к одноименным информационным входам второго вычислителя оценок, выходы которого подключены к информационным входам второго коммутатора, выходы которого подключены к соответствующим входам второго мажоритарного элемента, первый и второй выходы которого подключены соответственно к первому управляющему входу второго коммутатора и первому входу первого блока запрета коррекции, выход которого подключен к управляющему входу второго вычислителя оценок, первому входу корректора синдрома и входу третьего декодера, первый, второй и третий выходы которого - соответственно к третьему, к четвертому входам второго блока сумматоров по модулю два и к выходу устройства, второй вход и выход корректора синдрома соответственно к первому выходу второго вычислителя оценок и первому входу второго анализатора синдрома, второй вход и выход которого подключены соответственно к выходу второго вычислителя синдрома и вторым управляющим входам второго коммутатора, второй выход генератора импульсов соединен с первым входом блока управления коррекцией, второй вход которрго подключен к выходу порогового счетчика, а выход соединен непосредственно с первым входом второго блока запрета коррекции и через блок задержки сигнала запрета коррекции подключен к второму входу первого блока запрета коррекции, второй выход первого мажоритарного элемента подключен к второму входу второго блока запрета коррекции, выход которого подключен к входу первого декодера и управляющему входу первого вычислителя оценок.

2, Кодек по П.1, отличающийся тем, что блок управления коррекцией содержит пороговый счетчик, элемент И и Т-триггер, выход которого подключен к первому входу лемента И и является выходом блока, выход элемента И соединен со счетным входом порогового счетчика, выход которого подгслючен к своему входу обнуления и входу обнуления Т-триггера, счетный вход которого и второй вход элемента И являются соответственно вторым и первым входами блока.

54

Изобретение относится к вычислительной технике и технике связи и может быть использовано в системах цифровой связи. Цель изобретения - повышение помехоустойчивости кодека. Кодек содержит передающую сторону 1. приемную сторону 2 и канал связи 3. Передающая сторона 1 содержит кодеры 4 и 5. Приемная сторона 2 содержит вычислитель 6 синдрома, вычислитель 7 оценок, блок 8 сумматоров по модулю два, анализатор 9 синдрома, коммутатор 10. мажоритарный элемент 11, декодеры 12 и 13, генератор 14 импульсов, ключевой элемент 15, элемент ИЛИ 16, формирователь 17 временного интервала, пороговый счетчик 18, блок 19 задержки кодовой последовательности, вычислитель 20, вычислитель 21 оценок, блок 22 сумматоров по модулю два, анализатор 23 синдрома, коммутатор 24, мажоритарный элемент 25, пер- вы 26 и второй 27 блоки запрета коррекции, блок 28 управления коррекцией, блок 29 задержки сигнала запрета коррекции, декодер 30, корректор 31 синдрома. Сущность изобретения состоит в том, что с введением новых элементов и связей реализуется новая дисциплина функционирования. .Эта дисциплина функционирования состоит в том, что производится декодирование кодовых последовательностей, которые непосредственно поступают из канала связи,и задержанных кодовых последовательностей. При этом при декодировании в первом случае определяется факт наличия ошибки кратности выше, чем позволяет исправлять применяемый ортогональный код, который используется при декодировании задержанных кодовых последовательностей для запрета выдачи искаженной информации получателю и предотвращения размножения ошибок. 1 з.п. ф-лы, 2 ил.(Лсь.О)го>&

Фиг,2.