Система связи с дельта-модуляцией Советский патент 1985 года по МПК H03M3/00 

управляющих сигналов, пятые выходы которого подключены к управляняцим входам регистра, выход которого соединен с третьим входом комг мутатора, выход которого подключен к входу блока стробированйя, выход которого соединен с выходом передающей части, а управляющий вход - с шестым выходом формирователя управляющих сигналов, второй вход которого соединен с вторым выходом синхронизатора и тактовыми входами аналогоцифрового и цифроаналогового преобразователей и двоичного модулятора кодера, кроме того, в приемной части выход коммутатора подключен к входу блока стробированйя, выход которого через первый вентиль подключен к. входу интегратора декодера, а дополнительный вход интегратора декодера соединен с выходом второго вентиля, вход которого подключен к выходу цифроаналогового преобразователя, а управляющий вход - к управляющему входу первого вентиля и четвертому выходу формирователя управляющих сигналов, пятьй и шестой выходы которого соединены с управляющими входами соот-.: ветственно регистра и блока стробирования, при этом второй и третий входы .формирователя управляющих сигналов соединены соответственное вторыми третьим выходами синхронизатора, вход которого соединен с входом регистра, выходыкоторого подключены к входам цифроаналогоэого преобразователя.

СИСТЕМА СВЯЗИ С ДЕЛЬТАМОДУЛЯЦИЕЙ, состоящая из соединенных через канал связи переданлцей части, содержащей кодер, выполненный из вычитающего блока, первый вход которого соединен с входом кодера и входом передающей части. Двоичного модулятора, вход которого соединен с выходами вычитающего блока и интегратора, выход которого подключен к второму входу вьгчитакщего блока, а вход, соединен с выходом двоичного модулятора и выходом кодера, два оперативно-запоминающих устройства, информационные входы которых соединены с выходом кодера, коммутатор, к первому и второму входам которого подключены выходы соответственно первого и второго оперативно-запоминающих устройств, формирователь управляющих сигналов, первые, вторые и третьи выходы которого подключены к управляющим входам соответственно первого и второго оперативно-запоминающих устройств и коммутатора, синхронизатор, первый i выход которого поключен к первому входу формирователя управлякядих сигналов, и приемной части, содержащей два оперативно-запоминающих устройства, информационные входы которых соединены с входом приемной части, коммутатор, к первому и второму входам которого подключены выходы соответственно первого и второго оперативно-запоминающих устройств, фор в poвaтeль управляющих сигналов, первые, вторые и третьи выходы кото- рого подключены к управляющим входам соответственно первого и второго оперативно-запоминающих устройств и коммутатора, синхронизатор, вход которого соединен с входом приемной части, а первый выход подключен к первому входу формирователя управ(Л ляющих сигналов, а также декодер, выполненный из соединенных последовательно интегратора и фильтра низких частот, выход которого подключен к выходу приемной части, о т ;личающаяся тем, что, с целью повышения достоверности передаваемой информации,в передакяцую часть введены аналого-цифровой и цифЭд роаналоговый преобразователи, рем гистр, вентиль и блок стробирования, а в приемную часть - цифроаналогоч вый преобразователь, регистр, два 9) вентипя и блок стробирования, причем в переданлцей части вход аналогоцифрового преобразователя соединен с входом передающей части, выходы его подключены к соответствующим входам регистра и цифроаналогового преобразо ателя, выход которого подключен i к дополнительному входу интегратора ; кодера через вентиль, управляющий вход которого соединен с четвертым выходом формирователя

I

Изобретение относится к импульсно технике и может быть использовано дл передачи аналоговых сигналов цифровы способом.

Известна система связи с дельтамодуляцией, состоящая из соединенных через канал связи кодирующей части, содержащей блок вычитания, двоичный модулятор, интегратор, три вентиля, синхронизатор, делитель частотыи блок стробированйя и декодирукяцей части, содержащей синхронизатор, вентиль, делитель частоты, блок стробированйя и соединенные последовательно интегратор и фиксатор . низкой частоты П .

Недостатком этой системы является большое время, необходимое для кор-рекции ошибок от воздействия помех и кратковременных, перерывов в передаче.

Наиболее близкой по технической сущности к изобретению является система связи с дельта-м(Удуляцией, состоящая из соединенных через канал связи передающей части, содержащей кодер, выполненный из вычитающего блока, первый вход которого соединен с входом кодера и входом передающей части, двоичного модулятора, вход которого соединен с выходани вычитающего блока и интегратора, выход которого подключен к второму входу вычитающего блока, а вхо соединен с выходом двоичного модулятора и выходом кодера, два оперативно-запоминающих устройства, информационные входы которых соединены с выходом кодера, коммутатор, к первому и второму входам которого подключены вьпсоды соответственно . первого и второго оперативно-запоминающих устройств, формирователь управлякяцих сигналов, первые, вторые и третьи выходы которого подключены к управляющим входам соответственно первого и второго оперативно-запоминающих устройств и коммутатора, синхронизатор, первый выход которого подключен к первому входу формирователя управлякядих сигналов, и приемной части, содержащей два оперативно-запоминающих устройства, информационные входы которых соединены с входом приемной части, коммутатор, к первому и второму входам которого подключены выходы соответственно первого и второго оперативно-запоминающих устройств, формирователь управляющих сигналов, первые вторые и третьи выходы которого подключены к з равляющим входам соответственно первого и второго оперативно-запоминающих устройств и коммутатора, синхронизатор, вход которого соединен с входом приемной части, первый выход подключен к первому входу формирователя управляющих сигналов, а также декодер, вьшолненный из соединенных последовательно интегратора и фильтра низких частот, выход которого подключен к выходу приемной части zl .

Недостатком известной системы связи является невысокая достоверность информации, передаваемой с помощью дельта-модуляции в условиях помех в канале связи и KpaTKOBpeMeHных перерывов в передаче.

Цель изобретения - повышение достоверности передаваемой информации.

Цель достигается тем, что в системе связи, состоящей из соединен-, ных через канал связи передающей час ти, содержащей кодер, вьтолненный из вычитающего блока, первый вход которого соединен с входом кодера и входом передающей части, двоичного модулятора, вход которого соединен с выходами вычитающего блока и интегратора, выход которого подключен.к второму входу вычитающего блока, а |Вход соединен с выходом двоичного модулятора и выходом кодера, два Ьперативно-запоминающих устройства, информационные входы которых соединен с выходом кодера,коммутатор к первому и второму входам которого подключены выходы соответственно первого и вто рого оперативно-запоминающих уст-, ройств, формирователь управляющих сигналов, первые, вторые и третьи выходы которого подключены к управляющим входам соответственно первого и второго оперативно-запоминающих устройств и коммутатора,синхронизатор, первый выход которого подключен к первому входу формирователя управлякицих сигналов,и приемной части, содержащей два оперативно-запоминающих устройства, информационные входы которых соеди ,нены свходом приемной части,коммутатор, к первому и второму входам которого подключены выходы соответственно первого и второго оперативнозапоминающих устройств, формирователь управляющих сигналов, первые, вторые и третий выходы которого подключены к управляющим входам соответ ственно первого и второго оперативнозапоминакхцих устройств и коммутйтора синхронизатор, вход которого соединен с входом приемной части, а первы выход подключен к первому входу формирователя управляющих сигналов, а также декодер, вьшолненный из соединенных последовательно интегратора и фильтра низких частот, выход которог подключен к выходу приемной части, в передающую часть введены аналогоцифровой и цифроаналоговый преобразователи, регистр, вентиль и блок стробирования, а в приемную часть - цифроаналоговый преобразователь, регист два вентиля и блок стробирования,

причем в передакядей части вход аналого-цифрового преобразователя соединен с входом передающей части, выходы его подключены к соответствующим входам регистра и цифроаналогового преобразователя, выход которого подключен к дополнительному входу интегратора кодера через вентиль , управлякяций . вход которого соединен с четвертым выходом формирователя управляющих сигналов, пятые выходы которого подключены к управляющим входам регистра, выход кототорого соединен с третьим входом коммутатора, выход которого подключен к входу блока стробирования, выход которого соединен с выходом переданщей части, а управляющий вход - с шестым выходом формирователя управляющих сигналов, второй вход которого соединен с вторым выходом синхронизатора и тактовыми входами аналого-цифрового и цифроаналогового преобразователей и двоичного

.модулятора кодера, кроме того, в приемной части выход коммутатора подключен к входу блока стробирования, выход; которого через первый вентипь подключен к входу интегратотора декодера, а дополнительный вход интегратора декодера соединен выходом второго вентиля, вход которого подключен к выходу цифроаналогового преобразователя, а управляющий вход - к управляющему входу первого вентиля и четвертому выходу формирователя управляняцих сигналов, пятьй и шестой выходы которого соединены с управляющими входами соответственно регистра и блока стробирования., при этом второй и третий входы формирователя управляющих сигналов соединены соответственно с вторым и третьим выходами синхронизатог ра, вход которого соединен с входом

регистра, выходы которого подключе- , ны к входам цифроаналогового преобразователя.

На фиг. 1 приведена блок-схема системы связи; на фиг. 2 - диаграммы его работы.

Система связи с дельта-модуляцией .(фиг. 1) состоит из передающей части I, приемной части 2 и соединяющего их канала 3 связи. Передающая часть 1 содержит кодер 4, состоящий из вычитающего блока 5, двоичного модулятора 6 и интегратора 7, вентшть 8, аналого-цифровой преобразователь (АЦП) 9, синхронизатор 10, цифроаналоговый преобразователь (ЦАП) 11, формирователь 12 управляющих сигналов ((ФУС, первое и второе ОЗУ 13 и 14, регистр 15, коммутатор 16 и блок 17 стробирования. Вход передающей части 1 соединен с первым входом вычитающего блока 5 кодера 4 и входом АЦП 9. Выход вычитающего блока 5 соединен с входом двоичного модулятора 6, выход которого соединен с выходом кодера 4 и входом интегратора 7, выход которого подключен к второму входу вычитакяцего блока 5.

К дополнительному входу интегратора 7 кодера 4 подключен выход вентиля 8, с входом которого соединен выход ЦДЛ 11. Входы последнего соединены с соответствующими входами регистра 15 и соответствующими выходами АЦП 9. Первый выход синхронизатора 10 соединен с первым входом ФУС 12, а второй выход синхронизатора IО подключен к второму входу ФУС 12 и управляищим входам АЦП 9, ЦАП П и двоичного модулятора 6 кодера 4. Выход кодера 4 подключен к информационным входам ОЗУ 13 и 14, выходы которых подключены соответственно к первому и второму входам коммутатора 16, выход которого подключен к входу блока 17 стробирования, выход которого соединен с выходом передающей части 1. Первые, вторые и третьи выходы ФУС 12 подключены к управляющим входам соответственно первого и второго ОЗУ 13 и 14 и коммутатора 16, третий вход которого соединен с выходом регистра 15. Четвертый выход ФУС I2 соединен с управляющим входом вентиля 8, пятые выходы ФУС 12 подключены к управляющим входам регистра 15, а шестой выход ФУС 12 соединен с управляюпшм входом блока I7 стробирования.

Приемная часть 2 содержит первое 5 и второе ОЗУ 18 и 19, си)хронизатор 20, регистр 21, ФУС 22, ЦАП 23, коммутатор 24, блок 23 стробирования, первый вентиль 26, декодер 27, состоящий из интегратора 28 и фильтра

29 низких частот (ФНЧ) и второй вентиль 30. Вход Приемной части 2 подключен к информационным входам ОЗУ . 18 и 19 и входам синхронизатора 20 и регистра 21. Выходы ОЗУ 18 и 19 под5 ключены соответственно к первому и второму входам коммутатора 24, к выходу которого подключены соединенные последовательно блок.25 стробирования, первьй вентиль 26, интегратор 28 и ФНЧ 29, выход которого соединен с выходом декодера 27 и выходо приемной части 2. Выходы регистра 2 соединены с соответствующими входами ЦАП 23, выход которого через второй вентиль 30 подключен к дополнительному входу интегратора 28. Первый, второй и третий выходы синхронизатора 20 соединены с соответствующими входами ФУС 22, первые и вторые выходы которого подключены к управляющим входам соответственно первого и второго ОЗУ 18 и 19, а третий, четвертый, пятый и шестой выходы ФУС 22 соединены с управляющими входами соответственно коммутатора 24, вентилей 26 и 30, регистра 21 и блока 25 синхронизации.

Принцип работы системы связи основан на попеременной записи в передающей части 1 кодируемой с помощью дельта-модуляции информации в ОЗУ 13 или 14 с тактовой частотой F (фиг. 2). После записи М тактов импульсной дельта-модулированной после45 довательности, например, в первое ОЗУ 13 (фиг. 2а) следующие, М тактов записьшаются во второе ОЗУ 14 (фиг. 26). Тем временем информация из первого ОЗУ 13 считывается с тактовой частотой F., в результате чего происходит сжатие сигнала во времени. Затем точно также считывается информация из второго .ОЗУ 14, когда ОЗУ 13 работает в режиме записи.

55 Образукицееся при считывании окно используется для передачи сигнала коррекции. В приемной части 2 запись принятой информации производится с тактовой частотой ,Fj попеременно в ОЗУ 18 и 19 (фиг. 2в, г), г считывание из этих ОЗУ (также поперемен но производится с частотой F . F. Информация, принятая в интервале, соответствующем временному окну, используется для коррекции декодируемой информа ди и. На фиг. 2 приведены временные диаграммы работы системы связи: а - тактовые импульсы с частотой F, (ТИ F); б - тактовые импульсы с частотой в - импульс управления коммутатором 16 или 24 для попеременного подключения ОЗУ 13 и 14 или 18 и 19; г - импульс управления коммутатором 16 для подключения регистра 15; д - импуЛьс управлечня вентилями; е - импульс выбора режима регистра 15((логической единице соответствует последовательная, а логическому нулю - параллельная работа ; ж - тактовые импульсы регистра 15; з - тактовые импульсы регистра 21; и - тактовые импульсы блока 17 стробирования (инвертированные ТИ F );к- тактовые импульсы блока 25 стробирования Синвертированные ТИ F ). Система связи работает следующим образом. В переданнцем устройстве 1 входной аналоговый сигнал U, от источника сообщения сравнивается в вычитающем устройстве 5 с аппроксимирующим напряжением 11-2 Разностный сигнал Uj и - Uj подается на двоичный модулятор 6, который принимает, решение о знаке сигнала. На его выходе в соответствии со знаком этого сигнала формируется последовательность прямоугольных импульсов, где импульсам соответствуют интервалы времени, в течение которых входной сигнал превы шает аппроксимирующий, а паузам. интервалы времени, в течение которых входной сигнал меньше аппроксимирующего. В двоичном модуляторе 6 происходит также привязка этой импульсной последовательности тактовыми импульсами с частотой 5 (фиг.2а), пос тупающими с синхронизатора 10. Импульсная последовательность с выхода двоичного модулятора 6 записывается в ОЗУ 13 (ОЗУ 14). Как только М так тов импульсной последовательности запишется в ОЗУ 13 (ОЗУ 14), это ОЗУ переходит в режим считывания, а тем временем входная информация записывается в ОЗУ 14 (ОЗУ 13) (фиг.2в). Входной сигнал поступает также на вход АЦП 9, где он преобразуется вН разрядный параллельный код, который поступает на вход ЦАП 11 и входы параллельной записи регистра 15, в который .записываются значения сигнала IJ| в момент коррекции. В момент коррекции по управляющему импульсу, приходящему с ФУС 12, вентиль 8 (фиг. 2д подключает выходное напряжение ЦАП 1I, равное напряжению входного сигнала в момент коррекции, к интегратору 7 и напряжение на его выходе.принимает значение входного сигнала 1/ в момент коррекции. Коррекция осуществляется в течение одного такта информации, поступающей на интегратор 7. Это же значение входного сигнала (i в цифровом коде записывается параллельно в регистр 15. Выход последнего и выходы ОЗУ 13 и ОЗУ 14 подключены к коммутатору 16, который формирует выходной сигнал передающей части 1 следующим образом: информация, считываемая из ОЗУ 13 (ОЗУ 14), через коммутатор 16 и блок 17 стробирования поступает на выход передающей части 1; как только информация из ОЗУ 13 (ОЗУ 14) считается полностью, коммутатор 16 отключает выход этого ОЗУ от блока 17 Стробирования (фиг, 2г) и информация, записанная в регистр 15, последовательным кодом через блок 17 стробирования (фиг, 2ж) подается на выход передающей части 1; после того,как информация из регистра 15 считывает-;-, ся полностью, коммутатор 16 подключает выход ОЗУ 14 (ОЗУ 13), которое к этому моменту готово к считыванию, и блоку 17 стробирования. Стробирова ние выходной последовательности происходит импульсами с частотой Р (фиг.26). Работой передающей части 1 управ.ляет синхронизатор 10, который вырабатывает тактовые импульсы с частотой F и 2 и УС 2, который формирует импульсы управления вентиля 8, ОЗУ 13, ОЗУ 14, регистра 15, коммутатора 16 и блока 17 стробирования. В приемной части 2 входной сигнал и записывается в ОЗУ 18 (ОЗУ 19) с частотой.F , и в то же время информация, записанная ранее в ОЗУ 1 (ОЗУ 8), считывается с частотой F, , т.е. сжатый во времени сигнал Ил возвращается к реальному времени. Коммутатор 24 подключает к блоку 25 стробирования выход того ОЗУ, которое находится в режиме считывания (фиг.2в). С выхода коммутатора 24 сигнал поступает на блок 25 стробирования, где он стробируется с частотой F{ (фиг.2и). . Далее сигнал через первый вентиль 26 поступает на интегратор 28 и ФНЧ 29 декодера 27, где из дельта-модулированного сигнала формируется аналоговый сигнал Uc который .соответствуе исходному аналоговому сигналу Ui . Как только М тактов дельта-модули рованного сигнала записывается в ОЗУ 18 (ОЗУ 19 , запись в это ОЗУ прекращается и N тактов сигнала 4 представлякяцего собой цифровой код сигнала коррекции, записываются в регистр 21. Цифровой код с выхода коррекции регистра 21 параллельным кодом поступает на ЦАП 23 (фйг.2з), который преобразует этот код в напряжение коррекции, которое через второй вентиль 30 поступает на инте ратор 28. В момент коррекции по сиг налу, приходящему с ФУС 22 (фиг.2д вентипь 26 отключает входной сигнал интегратора 28, а вентшть 30 подключает сигнал с выхода ЦАП 23 на вход интегратора 28. В этот момент напряжение на выходе интегратора 28 становится равным точному значению исходного аналогового сигнала 11| в момент коррекции. Коррекция интегра тора 28 осуществляется в течение од ного такта информации, поступакщей с выхода блока 25 стробирования. Таким образом, в системе связи каждый раз при переключении коммута тора 16 передается информация из од ного ОЗУ, соответствуквдая входному сигналу за период между предыдущей данной коррекциями, после чего (в пределах окна) передается сигнал коррекции в данный момент времени. Информация о входном сигнале после этого момента до следуняцей коррекции записывается на время этой пере дачи в другое ОЗУ. В приемной част из этой информации восстанавливаетс исходный аналоговый сигна с одновременной коррекцией значений в дис ретные моменты времени. 7610 Работает приемная часть 2 под управлением синхронизатора 20 и ФУС 22, формирующего импульсы управления ОЗУ 8 и 19 и вентилей 26 и 30, коммутатора 22, регистра 21 и блока 25 стробирования , Синхронизатор 10 состоит из двух опорных генераторов, вырабатывающихТИР, и ТЦ F.,. Синхронизатор 20 состоит из двух опорных генераторов, вырабатывающих Т И г, и ТИР, устройства, вырабатывающего импульс синхронизации для ФУС 22. Этот импульс синхронизации обеспечивает совпадение адресов соответствующих ОЗУ передающей и приемной части и коррекцию интеграторов 7 и 28 в одних и тех же точ- ках передаваемого аналогового сообщения, Такую синхронизацию достаточно осуществлять один раз в начале работы. Для выделения импульса синхронизации в предлагаемой системе связи используется особенность передачи сигна-лов сдельта-модуляцией,Передаваемый аналоговый сигнал,как правило,имеет участки с постоянным уровнем напряжения (паузы в речевом сигнале, интервалы между передачей информации и т.д.). Когда передается такой участок аналогового сигнала, то дельта-модулированный сигнал представляет собой последовательность равномерно череду-, кяцихся импульсов - меандр (10101010/. В момент коррекции интегратора происходит вклинивание в сигнал, представляющего собой меандр цифрового кода, которьй в большинстве случаев отличен от меандра. При приеме дельта-модулированного сигнала выделяется участок передачи аналогового сигнала постоянного уровня с сигналом коррекций интегратора и вырабатьгеается импульс синхронизации ФУС 22. Таким образом, благодаря введению дополнительных блоков и связей в системе связи в результате незначительного увеличения тактовой частоты передаваемого сигнала ( расширения полосы передаваемой частоты/ время коррекции ошибок уменьшается до одного тактового интервала следования сигнала, и сама коррек1дия совершенно не вносит дополнительных потерь информации, т.е. помехоустойчивость системы связи повышается.

Н /fKtKfftOv

J-LTT-....,

rf fIfOKfnOv

хггиги,

J-Urun-TLJ-L. OJ-UrUX... Л.Л.ЛЛЛИ яякяяв

...J-1-rU-LJ-LJ

Нгмичпа .llimanat

Ятвкт

Н

f