Устройство для сравнения двоичных чисел Советский патент 1985 года по МПК G06F7/04 

Изобретение относится к автоматике и вычислительной технике и может быть использовано при реализации технических средств алгебраического сравнения двоичных чисел, Цель изобретения - упрощение устройства. На чертеже представлена схема устройства для сравнения двоичных чисел. Устройство содержит входы сравниваемых чисел 1 и 2, элемент НЕРАВНОЗНАЧНОСТЬ 3, элемент ИЛИ 4, элемент ИЛИ-НЕ 5, элементы И 6-8, триггеры 9-11, элемент ЗАПРЕТ 12, элементы НЕРАВНОЗНАЧНОСТЬ 13 и 14, вход разре шения анализа знаков 15 устройства, начальной установки 16 устройства, выходы 17 - 19 устройства. Устройство работает следующим образом. На вход 16 устройства поступает сигнал, устанавливающий триггеры 9-11 в нулевое состояние. Устройство к работе готово. При этом на выходе 18 устройства имеем единичный логический уровень, а на выходах t7 и 19 устройства - нулевые логические уров ни. Затем на входы 1 и 2 устройства подаются последовательные коды сравниваемых чисел: на первом такте поступают знаки чисел 4- - О, - ), начиная с второго такта, посту пают модули чисел старшими разрядами вперед. На первом такте (и только на 35 нем) одновременно с знаковыми разрядами чисел, поступающими на входы 1 и 2 устройства, на вход 15 устройства подается единичный логический уровень который открывает элемент И 8 по со- 40

ответствующему входу. При этом если хотя бы одно из сравниваемых чисел отрицательно, то 1 знакового разряда через элементы ИЛИ 4, И 8 устанавливает триггер 11 в единичное состояние.

Пусть на входы устройства поступают два отрицательных числа: - 5 (1.101) - на вход - 3 (1.011) на вход 2. После прохождения знаковых разрядов (первого такта) триггер 11 находится в единичном состоянии. Кроме того, на первом такте единичные логические уровни знаковых разрядов сравниваемых чисел поступают на входы элемента НЕРАВНОЗНАЧНОСТЬ 3, на выходе которого вырабатывается нулевой логический уровень, запирающий элепервое число меньше второго.

При сравнении положительных чисе;: устройство работает аналогично, но при этом инвертирования сигналов, поступающих с выходов триггеров 9 ,и 10 на выходы устройства 17 и 19, не происходит, так как после прохождения знаковых разрядов триггер 11 остается в нулевом состоянии.

При сравнении чисел разных знаков после прохождения знаковых разрядов триггер 11 устанавливается в единичное состояние. На первом такте единичное логические уровни с выходов элемента НЕРАВНОЗНАЧНОСТЬ 3 и Ш1И-НЕ 5 открывают элементы И 6 и 7, и единичный уровень с входа 1 (2) устройства устанавливает через элемент 61 и 7, поэтому триггеры 9 менты И 6 и 10 остаются в нулевом состоянии. Единичный логический уровень с выхода элементов ИЛИ-НЕ запирает элемент ЗАПРЕТ 12, следовательно, единичный логический уровень с выхода триггера 11 не поступает на входы элементов НЕРАВНОЗНАЧНОСТЬ 13 и 14 и логические уровни на выходах 17-19 устройства остаются неизменными. На втором такте на вход 1 устройства подается 1, на вход 2 - О. Элемент НЕРАВНОЗНАЧНОСТЬ 3 вырабатывает единичный логический уровень, открывающий элементы И 6 и 7 по соответствующим « . входам, одновременно с элемента ИЛИ-НЕ 5 на соответствующие входы элементов И 6 и 7 поступает второй разрешающий единичный логический уровень. Поэтому состояние триггеров 9 и 10 определяется сигналами, поступающими на входы 1 и 2 устройства: триггер 9 устанавливается в 1, триггер 10 останется в О. На выходе элемента ИЛИ-НЕ 5 устанавливается нулевой логический уровень, блокирующий последующие изменения состояний триггеров 9 и 10 и открывающий элемент ЗАПРЕТ 12. Единичный логический уровень с прямого выхода триггера 11 через элемент ЗАПРЕТ 12 поступает на соответствующие входы элементов НЕРАВНОЗНАЧНОСТЬ 13 и 14, в связи с чем на выходах 17 и 19 устройства устанавливаются логические уровни, обратные состояниям триггеров 9 и 10: на выходе 17 будет нулевой .логический уровень, на выходе . 19 - единичный логический уровень. сигнализирует 6 том, что И 6 (7) триггер 8 (10) в единичное состояние. Таким образом, блокировка состояний триггеров 9 и 10 происходи сразу после сравнения знаковых разрядов. На выходе 18 устройства устанавливается нулевой логический уровень 3 на выходах 17 и 19 устройства принимшот значения, обратные состояниям триггеров 9 и 10 соответственно. Таким образом, процесс сравнения I заканчивается, как только на инфор мациоиных входах 1 и 2 устройства впервые появляются разные логические уровни или исчерпаны все разряды сравниваемых чисел. При этом наличие единичного логического уровня на выходе 17 устройства сигнализирует 0том, что число, поступающее на вхбд 1устройства, больше числа, поступанщего на вход 2, единичный логический уровень на выходе 19 устройства говорит об обратном результате сравнения, а наличие единичного логического уровня на выходе 18 устройства по окончании процесса сравне- кия свидетельствует о равенстве сравниваемых чисел.

УСТРОЙСТВО ДЛЯ СРАВНЕНИЯ ДВОИЧНЫХ ЧИСЕЛ, содержащее элементы НЕРАВНОЗНАЧНОСТЬ, И, ИЛИ, ИЛИ-НЕ, триггеры, причем входы сравниваемых чисел устройства соединены с первыми .входами первого и второго элементов И и соответствующими входами элемента НЕРАВНОЗНАЧНОСТЬ, выход которого подключен к вторым входам первого и второго элементов И, выходы которых соединены с входами установки в единичное,состояние соответственно первого и второго триггеров, прямые выходы которых подключены к входам элемента ШШ-НЕ, выход которого сое.дйнен с третьими входами первого и второго элементов И и является выходом равенства устройства, вход начальной установки устройства подключен к входам установки в нулевое состояние триггеров, вход разрешения анализа знаков устройства подключен к первому входу третьего элемента И, вьпсод которого соединен с входом установки в единичное состояние третьего триггера, отличающееся тем, что, с целью упрощения устройства, оно содержит второй и третий элементы НЕРАВНОЗНАЧНОСТЬ и элемент запрета, информационный вход которого подключен к прямому выходу третьего триггера, управляющий вход соединен с выходом элемента о ИЛИ-НЕ, а выход подключен к первым входам второго и третьего элементов НЕРАВНОЗНАЧНОСТЬ, вторые входы которых соединены с прямыми выходами первого и второго тригеров, а выходы являются выходами неравенства устройства, входы сравниваемых чисел устройства подключены к входам элемента Сл ИЛИ, выход которого соединен с втоОд рым входом третьего элемента И.