Устройство для сравнения двоичных чисел Советский патент 1980 года по МПК G06F7/04 

Изобретение относится к области автоматики и вычислительной техники и может быть использовано при реализации технических средств автоматики и ЭВМ для алгебраического сравнения двух синхронно поступающих в последовательном двоичном коде чисел, в которых знак содержится в первом, либо последнем разряде и сначала поступают старшие разряды. Известны устройства для сравнения двоичных чисел, содержащие элемент неравнозначности и два элемента И-НЕ а также R-S триггеры 1. К недостаткам известного устройства относятся сложность и узкие фун кциональные возможности, так как оно не позволяет сравнивать числа с учетом их знаков. Наиболее близким техническим реше нием к предлагаемому устройству является устройство для сравнения логи ческих чисел, содержащее элементы ИЙЕ, И, ИЛИ-НЕ, ИЛИ, сумматор по модую два, триггеры, причем первая и вторая информационные шины устройства соединены со входами сумматора по модулю два, выход которого подключён К первым входам перового и второго, элементов И-НЕ, вторые входы которых соединены с первой и второй информационными шинами соответственно, выход первого элемента И-НЕ подключен ко входу установки в единичное состояние первого триггера, прямой выход которого соединен с первым входом первого элемента ИЛИ-НЕ, выход второго элемента И-НЕ подключен ко входу установки в единичное состояние второго триггера, прямой выхсш которого соединен со вторым входом первого элемента ИЛИ-НЕ, выход которого подключен к третьим входам первого и второго элементов И-НЕ 2. К недостаткам известного устройства относятся узкие функциональные возможности, так как оно не позволяет сравнивать числа с учетом их знаков . Целью изобретения является повышение точности сравнения. Это достигается тем, что в устройстве прямые выходы первого и второго триггеров соединены с первыми входами первого и второго элементов И соответственно, первая и вторая информационные шины устройства подключены к первым входам третьего и четвертого элементов И-НЕ соответстэенно, выход третьего элемента ИтНЕ соединен со вхсдом установки в единичное состояние третьего триггера, выход четвертого элемента И-НЕ подключен ко входу становки в единичное состояние четвертого триггера, инверсные выходы третьего и четвер;того триггеров соединены со вторыми входами первого и второго элементов И соответственно, выходы которых подключены ко входам элемента ИЛИ, которого соединен с первым вхо дом второго элемента ИЛИ-НЕ, второй вход которого подключен к выходу пер вого элемента ИЛИ-НЕ, входа установки в нулевое состояние триггеров соединены с первой шиной управления, ;а вторые входы третьего и четвертого элементов И-НЕ подключены ко второй шине управления. Функциональная схема устройства для сравнения двоичных чисел представлена на чертеже. Устройство содержит элемент нерав нозначности 1, элементы И-НЕ 2 и 3, информационные шины 4 и 5, триггеры 6-9, шину 10 управления, элементы И-НЕ11 и 12, элементн И 13 и 14, элемент ИЛИ 15, элементы ИЛИ-НЕ 16 и 17, выходные шины 18, 19 и 20, шину 21 управления. Устройство работает следующим образом. В исходном состоянии на входные шины 4 и 5 и на шинъ 10 и 21 управ ления подаются нулевые логические уровни, в результате чего триггеры 6,7, 8 и в устанавливаются в нулевое состояние, При этом на выходной шине 20 имеем единичный логический уровень, а на выходных шинах 18 и 19 - нулевые логические уровни. На первом такте на информационные шины 4 и 5 подаю ся знаковые разряды кодов сравниваемых чисел, а на шины 10 и 21 управления подаются единичные логические уровни. В результате этого элементы И 11 и 12 открываются и логические уровни знаковых разрядов запоминаются в триггерах 8 и 9. Начиная со второго такта по п-ый так включительно на шину 10 управления подается единичный логический уровень, а на шине 21 управления - нулевой логический уровень, т. е. элементы И 11 и 12 оказываются открытыми только на первом такте. Если в первбм такте на шину 4 подан нулевой логический уровень (положительное чиcJp.) , а на шину 5 - единичный лог ческий уровень (отрицательное число -то триггеры 7 и 9 переходят в едини ное состояние. Единичный логический уровень с единичного выхода триггер 7 через элементы ИЛИ-НЕ 16 закрывае элементы И-НЕ 2 .и 3,,,в результате че го состояниетриггеров б и 7 больше не изменяется, несмотря на. то, что второго такта на входные шины 4 и ь подаются коды сравниваемых чисел. В этом случае на выходной шине 18 имеем единичный логический уровень, а на Выходных шинах 19 и 20 - нулевые огические уровни. Если в первом такте на шину 4 был подан единичный логический уровень, а на входную шину 5- нулевой логический уровень, то триггеры 6 и 8 переходят в единичное состояние. Единичный логический уровень с единичного выхода триггера 6 через элемент ИЛИ-НЕ 16 закрывает элементы И-НЕ 2 и 3, в результате чего состояние триггеров 6 и 7 больше не изменяется, несмотря на тОг что со второго такта на шины 4 и 5 подаются коды сравниваемых чисел. В этом случае на выходной шине 19 имеем единичный логический уровень, а на выходных шинах 18 и 20 - нулевые логические уровни. Пусть в первом такте на шины 4 и 5 были поданы нулевые логические уровни. В этом случае состояние триггеров В и 9 не измецяется. Далее, на входные шины 4 и 5 синхронно подаются последовательные двоичные коды сравниваемых чисел, начиная со старших разрядов. Если сравниваемые числа совпадают, то в течение тактов от второго по п-ый включительно элементы И-НЕ 2 и 3 будут закрыты нулевым логическим уровнем с выхода элемента неравнозначности 1. Поэтому состояние триггеров 6и 7 не изменяется и на выходной шине 20 имеем единичный логический уровень, а на выходных шинах 18 и 19 - нулевые логические уровни. Если сравниваемые числа не совпадают, то при первом же несовпадении логических уровней в сравниваемых разрядах триггер 6 либо 7 переходит в единичное состояние и блокирует элемен- ты И-НЕ 2 и 3. В случае, когда / АпрЗНЕБпгЛ/.да и представляют собой подаваемые соответственно на входные шины 4 и 5 прямые КОХИ сравниваемых чисел, то на выходной шине 18 имеем единичный логический уровень, а на выходных шинах 19 и 20 - нулевые логические уровни. В случае когда |1Апр | ) /, то единичный логический уровень имеем только на выходной шине 19. Пусть в первом тгактё на входные шины 4 и 5 поданы единичные логические уровни. В этом:случае триггеры 8 и 9 перейдут в единичное состояние. Далее устройство функционирует аналогично. При )J . I В jip I единичный логический уровень имеем только на выходной шине 19, т. е. Апр) Впр. При | Anpi| ДВпр5| единичный логический уровень имеем только на выходной шине 18, т. е. А цр . Устройство для сравнения двоичных чисел осуществляет алгебраическое сравнение двух синхронно поступающих в последовательном прямом двоичном коДе чисел, в которых знак содержится в последнем разряде и сначала поступают старшие разряды аналогично описанно му. Отличие заключается в том, что на входные шины 4 и 5 последователь ные кода сравниваемых чисел синхрон но подаются, начиная с первого такта, а на п-ом такте на входные шины 4 и 5 подаются знаковые разряды кодов сравниваемых чисел. Помимо того единичный логический уровень на шину управления 21 подается только на птакте, В этом случае, кроме основной функции, устройство за (п-1) такт осуществляет сравнение по модулю дву синхронно поступаютдах в последовател ном двоичном коде чисел, в которых сначала поступают старшие разряды. -При единичный логический уровен имеем на единичном выходе триггера б. При А В единичный логический уровень имеем на единичном выходе триггера 7. При А В единичный логический уровень имеем на .выходе элемента ИЛИ-НЕ 16. Таким образом, изобретение позволяет расширить функциональные возмож ности устройства для сравнения двоич ных чисел путем реализации алгебраического сравнения, двух синхронно ndступающих в последовательнетл прямсяи двоичном коде чисел, в которых знак содержится в первом либо последнем разряде и сначала поступают старшие разряды. Формула изобретения Устройство для сравнения двоичных чисел, содержащее элементы И-НЕ И, ИЛИ-ЯЕ, ИЛИ, сумматор по модулю два, триггеры, причем первая и вторая информационные шины устройства соединены со входами сумматора по 1у1одулю два, выход которого подключен к первым входам первого и второго элементов И-НЕ, вторые входы которых соединены с первой и второй информационными шинами соответственно, выход первого, элемента И-НЕ подключен ко входу установки в единичное состояние первого триггера, прямой выход которого соединен с первым входом первого элемента ИЛИ-НЕ, выход второго элемента И-НЕ подключен ко входу установки в единичное состояние второго триггера, прямой выход .которого соединен со вторым входом первого элемента Ш1И-НЕ, выход которого подключен к третьим входам первого и второго элементов И-НЕ, о тличающееся тем, что, с целью повышения точности сравнения,.в устройстве прямые выходы первого и второго триггеров соединены с первыми входами первого и второго элементов И соответственно, первая и вторая информационные шины устройства подключены к первым входам третьего и четвертого элементов И-НЕ соответственно, выход третьего элемента И-ЙЕ соединен со входом установки в единичное состояние третьего триггера, выход четвертого элемента И-НЕ подключен ко входу установки в единичное состояние четвертого триггера, инверсные выходы третьего и четвертого триггеров соединены со вторыми входами первого и второго элементов И соответственно, выходы которых подключены ко входам элемента ИЛИ, выход которого соединен с первым входом второго элемента ИЛИ-НЕ, второй вход которого подключен к выходу первого элемента ИЛИ-НЕ, входы установки в нулевое состояние триггеров соединены с первой шиной управления, а вторые входы третьего и четвертого элементов И-НЕ подключены ко второй шине управления. Источники информации, принятые во внимание при экспертизе 1,Марри Е. Дж. Простые логические схемы для сравнения двоичных чисел. Электроника, т, 45, № 7, М,: Мир, 1972, с, 61, рис, 1, 2,Авторское свидетельство СССР 485445, кл, G Об F 7/04 ,03.01.74. (прототип),

IS