Устройство для вычисления отношения периодов импульсных напряжений Советский патент 1985 года по МПК G06G7/16 

входу первого элемента И, выход которого подключен к первому управляющему входу переключателя и к управляющему входу первого запоминающего блока, прямой выход пятого триггера подключен к первому входу второго элемента И и к управляющему входу шестого триггера, прямой и инверсный выходы которого подключены соответственно к тактовому входу второго триггера и второму входу второго элемента И, выход которого подключен к второму управляющему входу пepeкJючaтeля, и через инвертор - к управляющему входу второго интегратора, соединенному с входом блока дифференцирования, выход которого подключен к управляющему входу второго запоминающего блока, прямой и инверсный выходы второго триггера подключены соответственно к управляющему входу третьего триггера и к управляющему входу гиперболического преобразователя.

УСТРОЙСТВО ДЛЯ ВЬМИСЛЕНИЯ ОТНОШЕНИЯ ПЕРИОДОВ ИМПУЛЬСНЫХ НАПРЯЖЕНИЙ, содержащее два интегратора, два запоминающих блока, блок управления, переключатель, блок сравнения, масштабный усилитель и источник опорного напряжения, выход которого подключен к первому информационному входу переключателя, выход которого через первый интегратор подключен к информационному входу первого запоминающего блока, выход второго запоминающего блока является выходом устройства, отличающееся тем, что, с целью расширения области применения за счет вычисления отношения вида T4№.T,.( )| где 1| Т - периоды следования импульсов; С1 - коэффициент передачи масштабного усилителя; Т - длительность импульса напряжения; tn - масштабный коэффициент, в него введены гиперболический преобразователь, олок дифференцирования, элемент ИЛИ, выпрямитель, причем выход первого интегратора через выпрямитель подключен к первому входу блока сравнения, выход которого подключен к первому входу элемента ИЛИ, выход первого запоминающего блока через последовательно включенные второй интегратор и гиперболический преобразователь подключен к второму входу блока сравнения, выход источника опорного напряжения через масштабный усилитель подключен к второму информационному входу переключателя, вход запуска устройства соединен с вторьм входом элемента ИЛИ, выход (Л которого подключен к информационному . входу второго запоминающего блока, с блок управления содержит шесть триггеров, два элемента И и инвертор, причем вход запуска устройства соединен с единичным входом первого триггера, тактовый вход которого соединен с тактовыми входами пятого, шестого ел триггеров и первым информационным б входом устройства, прямой выход первоо со го триггера подключен к единичному входу второго триггера, входам уста sj новки в нуль третьего, четвертого, пятого и шестого триггеров и к управляющему входу первого интегратора, второй информационный вход устройства соединен с тактовыми входами третьего и четвертого триггеров, прямой выход третьего триггера соединен с первым входом первого элемента И и с управляющим входом четвертого триггера, прямой и инверсный выходы которого подключенысоответственно к управпяняцему входу пятого триггера и второму

Изобретение относится к аналогов вычислительной технике и может быть использовано в анализаторах спектро сигналов вибраций многовальных турб агрегатов. Цель изобретения - расширение области применения за счет вычислен отношения вида .Т /Са-Т,+)Ц где L . Т - периоды следования импульсов;а - коэффициент передачи масштабного усилителя; Т - длительность импульса . напряжения; ftf - масштабный коэффициент. На фиг. 1 представлена функциональная схема устройства; на фиг. временные диаграммы, поясняющие работу устройства. Устройство для вычисления отноше ния, периодов импульсных напряжений содержит первый 1 и второй 2 информационные входы, блок управления 3, первый 4 и второй 5 интеграторы, первый запоминающий блок 6, масштаб ный усилитель 7, гиперболический преобразователь 8, выпрямитель 9, блок сравнения 10, блок дифференцирования 11, второй запоминающий блок (триггер) 12, элемент ИЛИ 13, переключатель 14, источник опорного напряжения 15, первый 16 информационный вход переключателя 14, выход 17 устройства, вход запуска 18 устройства. (1 В одном из вариантов исполнения блок управления 3 содержит, например-, инвертор 19, триггеры 20-25, элементы И 26 и 27. Устройство работает следующим образом. В исходном состоянии (до поступления на информационные входы 1 и 2 устройства сигналов, периоды следования которых подлежат преобразованию) на входе запуска устройства 18 присутствует напряжение нулевого уровня. При этом на выходах триггера 20 и элементов И 26 и 27 присутствуют напряжения нулевого уровня (уровня логического нуля), фиг. .2г ,5,6, а на инверсном вькоде триггера 21 и на выходе логического инвертора 19 установлено напряжение уровня логической единицы (фиг. 2 , tf-), В результате этого цепь сброса интегратора 4 разомкнута, а цепь сброса интегратора 5 замкнута, переключатель 14 находится в нейтральном состоянии, при котором его выход не скоммутирован ни с одним из его информационных входов, а запоминающий блок 6 находится в режиме хранения напряжения от предьщущего цикла преобразования. Запуск устройства в работу производится сигналом Пуск - коротким импульсом, поступающим в момент времени t с входа запуска устройства 18 на первый вход элемента ИЛИ 13 и на единичный вход триггера 20. При этом короткий импульс напряжения уровня логической единицы.

сформированный на выкоде элемента ИЛИ 13 в момент Чj (фиг. 2р ), поступает на информационный вход триггера 12 и дублирует-(подтверждает) состояние его сброса, которому отвечает.нулевой уровень напряжения на выходе триггера 12 и на выходе 17 устройства.

С момента t на прямом выходе триггера 20 формируется напряжение Уровня логической единицы (фиг. 2i )

поступающее на управляющий вход интегратора 4, а на инверсном выходе триггера 21 с момента t, величина напряжения изменяется с уровня логической единицы на уровень логического нуля (фиг. 2л ) и поступает на управляющий вход гиперболического преобразователя 8.

Разрядная цепь интегратора 4 в момент t замыкается, в результате чего на выходе интегратора 4 устанавливается напряжение нулевого уровня (фиг. 2з ), а на гиперболический преобразователь 8 переходит в режим подготовки, при котором производится отслеживание на выходе гиперболического преобразователя 8 -выходного напряжения интегратора 5.

В момент времени Т) первый импуль 7; поступает с первого информационного входа 1 на тактовые входы триггеров 20, 24 и 25, в результате чего в момент t. напряжение на прямо выходе триггера 20 устанавливается нулевым уровнем (фиг. 2 г).

На тактовые входы триггеров 22 и 23 в момент времени {. поступает со второго информационного входа 2 первый, импульс Tj в результате чего с момента t па выходе элемента И 26 формируется напряжение уровня логической единицы, которое поступае на первый управляющий вход переключателя 14 и на первый управляющий вход запоминающего блока 6.

При этом в момент t переключатель 14 переводится .в первое рабочее состояние (при котором его выход смонтирован с его первым информационным входом), подключая выход источника опорного напряжения 15 к первом входу интегратора 4, а запоминающий блок 6 с момента i переводится в режим слежения, при котором выходное напряжение блока 6 повторяет напряжение на его первом входе до момента

окончания управляющего импульса на его втором входе.

С момента напряжение на выходе интегратора 4 изменяется согласно

1 V ,(2)

.

t. Cl

ч. о

где - постоянная интегрирования .интегратора 4:

Lrj,- величина напряжения источon

ника опорного напряжения 15; t- время,, отсчитанное от момента tj ,

и поступает на первый (аналоговый) вход запоминающего блока 6, и на вход выпрямителя 9, выходное напряжение которого изменяется соответственно выражению

U, VJ.

(3)

Второй импульс приходит с второго информационного входа устройства на тактовые входы триггеров 22 и 23 в момент времени t t + Tj где 2 - период следования импульсов с второго информационного входа устройства 2, в результате чего в момент 1 напряжение на выходе элемента И 26 устанавливается нулевы уровнем. При этом переключатель 14 переводится в нейтральное состояние, а запоминающий блок 6 с момента ti находится в режиме хранения, при котором его выходное напряжение остается неизменным во времени.

Напряжение VJ на выходе интегратора 4 в момент ij равно величине интеграла опорного напряжения за период Тт. г

1V

) оп ,„т,

н

(4.

где G - коэффициент пропорци ональности.

С момента времени i,- найряжение

сохраняется на выходе интегратора ч неизменным (фиг. 2 з):

гз

(5) Также неизменным сохраняется с момента и выходное напряжение запоминающего блока 6 (фиг. 2 и), определяемое величиной

(6

в момент -t, второй импульс Т, поступает с первого информационного этом состояние последнего не изменяется, а на прямом выходе триггера 24 в момент времени Ь формируется напряжение уровня логической единицы, поступающее на управляющий вход триггера 25 и на первый вход элемента И 27, в результате чего на выходе последнего с момента времени -fc. формируется напряжение уровня логической единицы (фиг. 2е ). В момент времени t третий импульс напряжения ТЛ) поступает на тактовые входы триггеров 24, 25 и 20. В результате этого на прямом выходе триггера 25 в момент -t формируется напряжение уровня логической единицы поступающее на тактовый вход триггера 21. При этом последний -сбрасывается, отчего в момент Ьс на его инверсном выходе формируется напряжение уровня логической единицы (фиг. 2 л ). Напряжение уровня логического нуля, сформированное в момент i, на инверсном выходе триггера 25 поступает на второй вход элемента И 27, отчего на выходе последнего в моменте -tj уровень напряжения изменяется с логической единицы на логический нуль и остается этим уровнем в течение последующего времени до нулевого цикла измерений (фиг. 2 е).