Устройство для диагностики логических блоков Советский патент 1985 года по МПК G06F11/25 

Изобретение относится к устройствам дискретной автоматики и вычислительной техники, в частности к устро ствам контроля и диагностики логичес ких блоков ЭВМ и автоматики, и может найти применение для нужд выходного контроля качества микросхем в процессе их производства. Цель изобретения - повышение достоверности диагностической информации за счет параллельного ввода как верхней границы допустимых реакций диагностируемого объекта, так и его нижней границы по каждому тестовому сигналу. На фиг.1 изображена блок-схема предлагаемого устройства для диагнос тики логических блоков; на фиг.2 то же, многоканального анализитора кодов. . Устройство содержит генератор 1 импульсов, блок 2 регистрации, соединенный управляющим входом с выходом генератора 1, регистр 3 сдвига,, соединенный входом сдвига с выходом генератора 1, элемент ИЛИ 4, соединенный входами с разрядными выходами регистра 3 сдвига, первый 5,. второй 6 и третий 7 дешифраторы, соединенные входами с выходами регистра 3 сдвига, первый .элемент задержки 8, соединенный входом с выходом элемента ШШ 4, второй элемент задержки 9, соединенньй входом с выходом элемента задержки 8, коммутатор 10, соединенный входом управления с выходом элемента задержки 8, а выходами - с информационными входами блока 2 регистрации, первый 11,. второй 12 и третий 13 блоки элементов И, со единенные управляющими входами с выходом элемента задержки 9, информационные входы блока 11 элементов И соединены с выходами дешифратора 5, выходы дешифратора 6 образуют выходные шины устройства, информационнные выходы блока 12 элементов И образуют входные шины устройства, выходы дешифратора 7 соединены с информационными входами блока 13 элементов И, первый многоканальный анализатор 14 кодов соединен первой группой входов поразрядно с выходами -блока 11 элементов И, второй группой входов с выходами блока 12 элементов И, а выходами - с информационными входами коммутатора 10, второй многоразрядный анализатор 15 соединен одной группой входов поразрядно с выходами блока 12 элементов И, другой группой входов - с выходами блока 13 элементов И, а выходами - с информационными входами коммутатора 10. Каждьй из анализаторов 14 и 15 содержит в каждом разряде элемент И 16, в каждом младшем разряде пару первых эле- ментов 17 и 18 запрета, информационные входы которых образуют входы соответствующих разрядов анализатора, в каждом разряде пару вторых элементов 19 и 20 запрета, выходы которых образуют выходы разряда, и в каждом младшем разряде пару элементов 21 и 22 ИЛИ, причем в первюм по старшинству разряде информационные входы элементов запрета 19 и 20 перекрестно образуют входы разрйда и соединены с входами элемента И, выход которого соединен с управляющими входами элементов 19 и 20 запрета своего разряда, а в остальных разрядах элементы 21и 22 ИЛИ параллельно соединены с управляющими входами элементов 17 и 18 запрета и перекрестно - с выходами элементов 17 и 18 своего разряда, входы элемента И 16 соединены с входами элементов ИДИ 21 и 22 соответственно, а выходы элементов ШШ 21 и 22- с информационными входами элементов 19 и 20 запрета соответственно. Устройство работает следующим образом. В исходном состоянии устройства в регистре 3 единица записана в его первом, не соединенном с другими элементами, разряде, на всех выходах всех элементов низкие потенциалы-. Каждый импульс с, выхода генератора 1 поступает на входы блока регистрации 2 и на вход сдвига регистра 3. При этом первым, импульсом в блоке 2-фиксируется начало анализа, р в регистре 3 единица сдвигается в его второй разряд, в результате чего дешифраторы 5 и 7 преобраззпот входной код в код нижней и верхней границ допустимых реакций анализируемого .блока О, а дешифратор 6 вырабатывает код воздействия на блок. С задержкой во времени С .+ t передник фронтом импульса с выхода элемента задержки 9 открываются блоки 11, 12 и 13 и коды нижней границы допуска, текущего значения и верхней грани1да допуска реакции диагностируемого блока О поступают одновременно в параллельном коде на выходы многоканальных анализаторов 14 и 15 кодов. По результатам сравнения кодов с выходов блоков 11 . 12, а также блоков 12 и 13, о суще 9Т вляемом элементами 16-22 анапиза р ров 14 и 15 на входах . коммутатора 10 устанавливаются коды комбинаций и их значений соответственно: 1.0110 - контролируемый параметр ниже поля допуска; 2.0010 - контролируемый параметр на нижней границе поля допуска; 3.1010 - контролируемьй параметр. в поле допуска; 4.1000 - контролируемый параметр на верхней границе поля допуска; 5.loot - контролируемый параметр выше поля допуска. Задним фронтом с элемента задержки 8 коммутатор 10 по его управляющему входу открывается на короткое время, что обеспечивает вывод кода Р езультата контроля с выходов элементов запрета 19 и 20 анализаторов 14 и 15 в блок регистрации 2, а задним фронтом с выхода элемента задержки 9 закрываются блоки 11, 12 и 13. Следующим импульсом с выхода генератора- 1 готовится к фиксации следующего результата блок 2, в регистре 3 единица смещается в следующий разряд, контролируется следующий параметр и так до К, равное числу разрядов регистра 3, параметров. При наличии информации о всех К параметрах объекта возможно сделать диагностическое заключение. Для диагностирования аналоговых объектов входы диагностируемого объекта подключаю через преобразователь .цифра - аналог, а выходы - через преобразователь аналог - цифра. Устройство для диагностики логических блоков исключает ввод запрещенных стй улирунлцих воздействий, повышает достоверность контроля к диагностики за счет сравнения контролируемых параметров с двумя границами их дoпycти влx значений, повышает производительность контрольно-диагностических операций. .

УСТРОЙСТВО ДЛЯ flHArHOCTHKH ЛОШЧЕСКИХ БЛОКОВ, содержащее генератор импульсов, выход которого соединен с входом блока регистрации, первый элемент задержки, выход которого соединен с входом второго элемента задержки и через коммута.тор с входом блока регистрации, два блока элементов И, первый многоразрядный анализатор кодов, каждьш разряд которого, кроме первого, содержит две пары элементов запрета,, пару элементов ИЛИ и элемент И, причем входы соответствующих элементов -запрета и элементов ИЛИ каждого разряда соединены с выходами соответствующих элементов запрета второй пары предьщущего разряда, с выходами элемента И своего разряда и перекрестными связями с входами элементов ИЛИ своего разряда, выходы которых соединены с входами соответствующих элементов запрета второй пары своего разряда, выход элемента И соединен с входами элементов запрета второй пары своего разряда, выходы элементов запрета второй пары последнего разряда соединены с информационными входами коммутатора, первый разряд многоразрядного анализатора кодов содержит два элемента запрета и элемент И, выход.которого соединен через соответствующие элементы запрета своего разряда с соответствующими выходами этого разряда, входы элементов запрета первого разряда многоразрядного анализатора кодов объединены с входами элемента И своего разряда и соединены перекрестными связями с соответствующими входами многоразрядного анализатора кодов, входы элементов запрета первой пары каждого разряда соединены с соответствующими входами многоразрядного анализатора кодов, отличающееся тем, что, с целью повышения достоверности, в него вв.едены регистр сдвига, три дещифратора, тре(Л тий блок элементов И, второй многоразрядный анализатор кодов и элемент ИЛИ, причем выход генератора импульсов соединен с входом регистра сдвига, выходы которого соединены с входами дешифраторов и элемента ИЛИ, выход ка topo-ro соединен с входом первого элеPS мента задержки, выход второго элеменOlib та задержки соединен с управляющими входами блоков элементов И, выходы vl первого и третьего дешифраторов соотО ветст-венно. через первый и третий блооо ки элементов И соединены с соответствующими входами первого и второго элементов многоразрядных анализаторов кодов, входы и выходы второго блока элементов И соединены соответственно с входами устройства и соответствующими входами первого и второго многоразрядных анализаторов кодов, выходы второго дешифратора являются выходами устройства, выходы второго многоразрядного анализатора кодов соединены с информационными входами коммутатора.

flpf/e.r