Распределитель импульсов Советский патент 1985 года по МПК H03K17/62 

Изобретение относится к вычислительной технике и автоматике и может быть применено при построении микропрограммных устройств.

Известно кольцевое распределительное устройство, исключающее появление ложных состояний в схеме на кольцевом регистре, выполненном на D-триггерах, единичные выходы каждого из которых через схемы И соединены с входами последующих, а на тактовые входы поступают переключающие импульсы, и, кроме того, соединены с первым входом соответствующих элементов И,второй вход которых соединен с шиной переключающих импульсов, а выходы являются выходами распределителя 1.

Однако этот распределитель неэкономичен по числу элементов на канал, так как необходим дополнительный дешифратор для построения распределителя, кроме того, при сбоях, т. е. при появлении в регистре ложной информации (дополнительных «О и «1), схема не возвращается в нормальное рабочее состояние.

Наиболее близким к изобретению является распределитель импульсов, содержащий п-разрядный сдвигающий регистр, первый элемент И-НЕ, многовходовой элемент И-НЕ, входы которого подключены соответственно к инверсным выходам триггеров регистра, а единичный выход триггера первого разряда соединен с первым входом первого элемента И-НЕ 2.

Недостатком известного устройства является неэкономичность по числу элементов на разряд. Наличие сложных межэлементных блокировочных связей, подавляющих ложные единицы, вызывает трудности при реализации схемы на плате, приводя к ухудшению помехозащищенности, а следовательно, достоверности функционирования устройства. Кроме того, сравнительно невысоко быстродействие за счет большого числа задержек распространения между тактами.

Цель изобретения - повышение быстродействия и помехозащищенности.

Поставленная цель достигается тем, что в распределитель импульсов, содержащий празрядный сдвигающий регистр, первый элемент И-НЕ, многовходовый элемент И-НЕ, входы которого подключены соответственно к инверсным выходам триггеров регистра, а единичный выход триггера первого разряда соединен с первым входом первого элемента И-НЕ, дополнительно введены второй элемент И-НЕ, первый и второй элементы НЕ и триггер управления, причем второй вход первого элемента И-НЕ подключен к шине управления, выход соединен с первым входом второго элемента И-НЕ, J-входом триггера управления и через первый элемент НЕ с К-входом триггера управления, счетный вход которого соединен с шиной тактовых импульсов и вторым входом второго элемента И-НЕ, выход - с третьим входом второго элемента И-НЕ, выход которого соединен с (п + 1) входом многовходового элемента И-НЕ, с тактовыми входами триггеров четных разрядов и через второй элемент НЕ с тактовыми входами триггеров нечетных разрядов регистра, единичные выходы каждого триггера которого соединены непосредственно с информационным входом последующего, а инверсные выходы - с входом установки в «О предыдущего триггера регистра, а вход установки в «1 триггера первого разряда соединен с выходом многовходового элемента И-НЕ.

В качестве примера конкретного выполнения взят распределитель импульсов на шесть выходов.

На чертеже приведена схема распределителя.

Распределитель импульсов содержит щину 1 входных тактовых импульсов, шину 2 управления, сдвигающий регистр на D-триггерах 3-8, многовходовый элемент И-НЕ 9, элементы И-НЕ 10 и 11, первый 12 и второй 13 элементы НЕ и триггер 14 управления.

Устройство работает следующим образом.

В исходном состоянии на шине 2 управления - высокий потенциал, D-триг.гер 3 находится в единичном состоянии, триггеры 4-8в нулевом. При этом состоянии входов J и /С триггера 14 управления таково, что непрерывно поступающие на счетный вход тактовые импульсы (ТИ) по шине 1 формы «меандр подтверждают нулевое состояние триггера, которое блокирует элемент И-НЕ 10 для прохождения ТИ.

При подаче потенциала нуля по шине 2 управления состояние входов J и Л триггера 14 управления изменяется на обратное и по окончании очередного ТИ триггер 14 управления открывает элемент И-НЕ 10 для прохождения ТИ на триггеры регистра. Инвертированным ТИ D-триггер 4 устанавливается в «1 и сбрасывает D-триггер 3. Следующим ТИ D-триггер 5 устанавливается в «1 и сбрасывает D-триггер 4. Аналогично функционируют остальные триггеры регистра. Таким образом, на выходах D-триггеров 3-8 последовательно вырабатываются импульсы длительностью, равной длительности входных ТИ. Останов распределителя производится подачей по шине 2 управления высокого потенциала, при этом после установки D-триггера 3 в единичное состояние выходом элемента И-НЕ 11 блокируется прохождение ТИ через элемент И-НЕ 10 на триггеры регистра, и выдача сигналов распределителем прекращается. Возникновение ложных состояний ввиду произвольной установки триггеров по включению питания устраняется примененной схе3 1166293д

мой сброса каждым триггером предыдущегочивает вдвое большую частоту распредеи использованием для сдвига информации вления импульсов по сравнению с известрегистре как прямого, так и инвертиро-ным, что достигнуто использованием для ванного ТИ. В случае установки всех тригге-сдвига как прямого ТИ с выхода элемен.ров в «О, при поступлении инвертирован- та НЕ, так и инвертированного с выхода ного ТИ многовходовой элемент И-НЕ 9элемента И-НЕ, кроме того, в распределивырабатывает сигнал на вход установки втеле отсутствует большой разброс длитель«1 D-триггера 3.ностей тактовых сигналов ввиду того, что Предлагаемый распределитель импульсоввыходы триггеров регистра непосредственобладает большим быстродействием, обеспе-но подключены к входам других.

РАСПРЕДЕЛИТЕЛЬ ИМПУЛЬСОВ, содержащий п-разрядный сдвигающий регистр, первый элемент И-НЕ многовхо- , довый элемент И-НЕ, входы которого подключены соответственно к инверсным выходам триггеров регистра, а единичный выход триггера первого разряда соединен с первым входом первого элемента И-НЕ, отличающийся тем, что, с целью повыщения быстродействия и помехозащищенности, в него введены второй элемент И-НЕ, перО/ вый и второй элементы НЕ и триггер управления, причем второй вход первого элемента И - НЕ подключен к шине управления, выход соединен с первым входом второго элемента И - HE,J-вxoдoм триггера управления и через первый элемент НЕ с К-входом триггера управления, счетный вход которого соединен с щиной тактовых импульсов и вторым входом второго элемента И - НЕ. выход - с третьим входом второго элемента И - НЕ, выход которого соединен с