Корреляционный демодулятор сигналов с угловой модуляцией Советский патент 1985 года по МПК H04L27/227 

Изобретение относится к радиосвязи и может использоваться в прием никах высокоскоростных систем передачи дискретной информации с углово модуляцией сигналов. Цель изобретения - повьппение пом хоустойчивости от межсимвольных помех. На чертеже изображена структурна электрическая схема предлагаемого корреляционного демодулятора. Корреляционный демодулятор соде жит генераторы 1 и 2 опорной частоты, блок 3 синхронизации, первый 4 и второй 5 перемножители, первый 6 и второй 7 интеграторы, первый 8 и второй 9 ключи, решающий блок 10, второй блок 11 вычитания, четвертый блок 12 вьгчитания, амплитудный детектор 13, делитель 14 напряжения квадратор 15, третий интегратор 16, третий ключ 17, третий элемент И 18 третий инвертор 19, первьш блок 20 вычитания, первый компаратор 21, третий блок 22 вычитания, второй компаратор 23, первый инвертор 24, первый элемент И 25, четвертый ключ 26, второй инвертор 28, второй элемент И 28, пятый ключ 29. Корреляционный демодулятор сигна лов с угловой модуляцией работает следующим образом. Входной сигнал IL (t), представляющий собой аддитивную смесь полез ного сигнала U(t) флуктуационной помехи 14„(с) и межсимвольной помехи ), описываемый выражением Mt) Uc(t) + Uu,(t) + Vt), Uj Sin4 - при переда- че сигнала U,(t) логической единицы} U SinVj- при передаче сигнала логического нуля; + fp - при частотной манипуляции, + ifi - при фазовой и от носительной фазо вой манипуляции. iC« где р- длительность одной посылки сигнала с угловой модуляцией, поступает на вход блока 3 синхронизаци перемножителей 4 и 5 и амплитудного детектора 13. Блок 3 синхронизации формирует из входного сигнала синхроимпульсы, подаваемые на генераторы 1 и 2 для синхронизации их работы, и тактовые импульсы, интервал следования которых равен Т . Тактовые импульсы с второго выхода блока 3 синхронизации поступают на управляющие входы интеграторов 6, 7 и 16 и ключей 8, 9 и 17. Причем передним фронтом тактовые импульсы отпирают ключи 8, 9 и 17, а задним фронтом осуществляют сброс напряжения на выходах интеграторов 6, 7 и 16, подготавливая их к обработке следующей элементарной посыпки. . Генераторы 1 и 2, синхронизируемые импульсами, поступающими с первого выхода блока 3 синхронизации, вырабатывают опорные сигналы (t) и ), определяемые выражениемU(t) , где ,2 поступающие соответственно на управляющие входы перемножителей 4 и 5. На выходе перемножителя 4 при этом формируется напряжение V(t) определяемое выражением U(t) D(t)- Ug/t), поступающие на информационный вход интегратора 6, где осуществляется линейное интегрирование напряжения U(t) в течение длительности одной посылки сигнала. Выходное напряжение Uf(t) интегратора 6 определяется выражением Ufe(,(t)c/t J В конце каждой посылки на интегратор 6 и ключ 8 поступает тактовый импульс, передним фронтом отпирающий ключ 8, а задним фронтом осуществляющий сброс напряжения на выходе интегратора 6. При отпирании ключа 8 на его выход поступает напряжение Ug(t), представляющее собой отсчет выходного напряжения интегратора 6 в момент t , где ,2.. Напряжение, поступающее .на выход ключа 8 в конце каждой посьтки сигнала, описывается выражением Ue(t) UgCC,) ,) + ибш(Со) + где и,щ( Т-) - напряжение флуктуационной помехи на выходе интегратора 6 в момент отсчета, ) - напряжение межсимволь ной помехи на выходе интегратора 6 в момен отсчета; II С } Р передаче сигнала ) с фазой Ч , . - при передаче сигнала с фазой Sj напряжение сигнала на выходе интегратора 6 в момент отсчета. Аналогичные преобразования сигн ла произойдут в перемножителе 5 и интеграторе 7. При этом в конце каждой посылки на выходе ключа 9 действует напряжение Ug(t), предст ляющее собой отсчет выходного напр I жения интегратора 7 в момент КС ,, ;где К 1,2,... Uj(t) ,) ) + + V (2) где ) соответствен напряжения флуктуационн и межсимволь ной помехи н выходе интег тора 7 в мом отсчета} - при передаче сигнала с фа Ч(.) ЗОЙ , Р передаче сигнала с фа ЗОЙ tfi , и - напряжение сигнала на в ходе интегра тора 7 в МОмент отсчета С выходов ключей 8 и 9 напряжения Ug(t) и Ug(t) подаются на ин формационные входы блоков 11 и 12 соответственно. Амплитудный детектор 13 с постоанной времени цепи нагрузки Т, удовлетворяющей условию 7(10-15)0 , (3) где tg- квазипериод замираний сигнала в радиоканале, вьщеляет из входного сигнала составляющую пропорциональную амплитуде Ц полезного сигнала медленно изменяющуюся с частотой замира.НИИ в радиоканале, В высокоскоростных системах передачи дискретной информации, где длительность элементарной посьшки в сотни раз меньше квазипериода замираний, составляющего 0,1-0,05 с, условие (3),легко реализуемо. Уровень флуктуационных помех выходе амплитудного детектора 13 меньше, чем на входе в П Гц раз, где П - полоса пропускания радиотракта приёмника, за счет сужения ширины их спектра. Составляющие полезного сигнала с частотой манипуляции Р„ -1- или ее гармоники, 1У, а также межсимвольные помехи, при вьшолнении условия (3) на выход амплитудного детектора 13 не попа-. дут, так Kai в принимаемом сигнале используется угловая модуляция и интервал действия межсимвольных помех не превышает (А-5) , С учетом изложенного выходное напряжение амплитудного детектора 13 можно представить в виде Ui,(t) u(t)-K,j, ... где K;,j- коэффициент передачи амп-. литудного детектора 13, практически равный единице. Напряжение (t) с выхода амплитудного детектора 13 подается на делитель 14 напряжения, с коэффициентом деления К,, определяемым выражением - - ; М- 2К Делитель 14 напряжения служит для формирования оптимального порогового напряжения ) подаваемого на управляющие входы компараторов 21 и 23 ветвей формирования компенсирующего сигнала и определяемого вьфежением u,,(t) u,3(t) к -Ц При подаче на управляющий вход каждого из компараторов 21 и 23 оптимального порогового напряжения, равного половине амплитуды сигнала, обеспечивается минимальная вероятность ошибочного срабатьшания компаратора. На интервале одной посьшки напряжение на выходе амплитудного детектора 13 практически не меняется и равно амплитуде полезного сигнала и на входе демодулятора. Это напряжение подается на квадратор 15, на выходе которого выделяется напряжение Mt) Urn 1 подаваемое на информационный вход интегратора 16. В конце каждой посылки сигнала на управляющие входы интегратора 16 и ключа 17 с второго выхода блока 3 синхронизации поступает тактовьй импульс, который передним фронтом отпирает ключ 17, а задним стирает напряжение на выходе интегратора 16. При зтом в конце каждой посьшки на выходе ключа 17 вьщеляется напряжени u,,(i) подаваемое на управляющие входы блоков 20 и 22 ветвей формирования компенсирующих сигналов. На информационные входы блоков 20 и 22 подаются соответственно напряжения UgCt) UgCt) - в первой ветви и во второй ветви. При этом на выхо де каждого из блоков 20 и 22 вьщеляется сигнал компенсации U2(,(t) - в первой ветви и UjjCt) - во второй ветви. Как видно из выражений (1) (2), напряжение Uj(t) и UgCt), следовательно, и сигналы компенс ции зависят от того, какой полезны сигнал содержится в напряжении, по пающем на вход демодулятора При подаче сигнала логической единицы, напряжение Ug(t) на выход ключа 8 в момент отсчета равно и / 1 + и (С ) eWn 9 напряжение опр а на выходе ключа делится как U(t) .) + U7«fl(o). При этом на выходе блока 20 сформи руется первьй сигнал компенсации u,(t) - u,,(t) .nCfJ u,,(t) gVl./ - (, ) a на выходе блока 22 сформируется сигнал UjCt) - U,/t) ) - (5) 4«J(4) С вь1ходов блоков 20 и 22 сигнал подается на информационные входы ключа 26 и компаратора 21 и сигнал ) - на информационные входы ключа 29 и компаратора 23. Так как практически в любой реальной системе передачи дискретной информации отношение сигнала к помехе удовлетворяют условию h 1 напряжение ), не Содерж щее полезного сигнала, окажется меньше порога срабатывания компаратора 21, равного . , а напряжение U,jJ(t), содержащее полезньй сигнал окажется выше порога срабатывания компаратора 23. При атом на выходе компаратора 21 сформируется сигнал логического нуля, а на выходе компаратора 23 сформируется сигнал логической единицы, которые одновременно поступят.-соответственно на первый и второй входы элемента И 18. При подаче на один из его входов логической единицы, а на -другой - логического куля, а его выходе появится сигнал логического нуля, подаваемьй на инвертор 19.. При этом на выходе инвертора 19 появится сигнал логической единицы, поступающий на вторые входы элементов И 25 и 28. Сигнал логического нуля с выхода компаратора 21 поступает на инвертор 24, на выходе которого формируется сигнал логической единицы, он подается на первый вход элемента И 25. При подаче на оба входа элемента И 25 сигналов логических единиц, на его выходе также формируется сигнал логической единицы, отпирающий ключ 26. При этом компенсирующее напряжение 11(t) определяемое выражением (4), с выхода ключа 26 поступает на управляющий вход блока 11, на информационньй вход которого поступает напряжение Ug(t), определяемое выражением (1). При этом на выходе блока 11 выf Л f rrf . f rt ч-чтт г чтт.л C . f4 Л Л «.. деляется напряжение U(t), определяемое как (t) Uj(t) - U,,(t) где 11д,()- остаточное напряжение флуктуационной помехи, обусловленное различием спектра флуктуационных помех, поступающих на управляющие и информационные входы блока 1 1 . Напряжение подается на первьй вход рещающего блока 10. Сигнал логической единицы с выхода компаратора 23 поступает на инвертор 27, на выходе которого формируется сигнал логического нуля, он подается на первьй вход элемента И 28. Таким образом, на первьй вход элемента И 28 подается сигнал логического нуля, а на второй вход сигнал логической единицы, поступа ющий с выхода инвертора 19, на выходе его при этом появляется сигна логического нуля, подаваемьй на уп равляющий вход ключа 29. Ключ 29 n этом заперт, напряжение U.Ct) не поступает на управляющий вход блока 12 и поэтому на его выходе дейс вует напряжение Uj(t), определяемо выражением (2), которое подается с выхода блока 12 на вход решающе блока 10. Если при этом напряжение U(t), содержащее полезный сигнал, больше ), в котором содержатся тол ко помехи, т.е. если вьшолняется условие УМП (о)+ ш () то решающий блок 10 выдает на выхо сигнал логической единицы. При передаче логического нуля демодулятор работает аналогичным образом, с той лишь разницей, что сигнал компенсации подается на блок 12 и не подается на блок 11. При этом на первьй вход решающего блока 10 подается напряжение ( + UtuCtft), а на второй вход подается напряжение U « to . Если отсчет сигнала на втором входе превысит напряжение помех на первом входе, 88 то решающий блок 10 выдает на выход сигнал логического нуля. Таким образом, в предлагаемом демодуляторе происходит компенсация межсимвольных помех как при передаче логического нуля, так и припередаче логической единицы,что позволяет повысить помехоустойчивость приема. В том случае, когда на демодулятор попадает сильная помеха, в силу чего напряжение на входе компаратора 21 и 23 одновременно превысит их порог срабатьгоания, на оба входа элемента И 18 подадутся сигналы ло- ; гической единицы, при этом на вьпсоде его сформируется сигнал логической единицы, подаваемый на инвертор 19, на выходе которого сформируется сигнал логического нуля. Этот сигнал поступает на вторые входы элемен28 с выхода которых на тов И 25 и управляющие входы кхпочей 26 и 29 также поступят сигналы логического нуля. Ключи 26 и 29 при этом заперты и ошибочно сформированные компенсирующие сигналы с их выходов не подадутся на блоки 11 и 12. Таким образом, инвертор 19, и элементы И 18, 25 и 28 обеспечийают защиту демодулятора от ошибочной работы тракта компенсации в условиях действия сильных помех.

КОРРЕЛЯЦИОННЫЙ ДЕМОДУЛЯТОР СИГНАЛОВ С УГЛОВОЙ МОДУЛЯЦИЕЙ, содержащий последовательно соединенные первые перемножитель, интегратор и ключ, последовательно соединенные вторые перемножитель, интегратор и ключ, а также решающий блок, блок синхронизации, первый выход которого соединен с другими Входами первых и вторых интеграторов и ключей, второй вьпсод через соответствующие генераторы опорных частот соединен с первыми входами первого и второго перемножителей, другие входы которых и вход блока синхронизации объединены и ЯВЛЯЮТСЯ входом корреляционного демодулятора, отличающийс я тем, ЧТО, с целью повьш1ения помехоустойчивости ОТ межсимвольных помех, в него введены последовательно соединенные амплитудный детектор, квадратор, третий интегратор и третий ключ, последобательно соединенные первьй блок вычитания, первый компаратор, первый инвертор, первый элемент И, четвертый ключ и второй блок вычитания, последовательно соединенные третий блок вычитания,второй компаратор, второй инвертор, второй элемент И, пятый ключ и четвертый блок вычитания, а также делитель напряжения, третий элемент И и третий инвертор, причем выход третьего ключа соединен с первыми входами первого и третьего блоков вычитания, вторые входы которых соединены с выходами первого и второго ключей соответственно, вход амплитудного детектора соединен с входом блока синхро(Л низации, а выход через делитель напряжений соединен с вторыми входами первого и второго компараторов, выходы которых соответственно соединены с первым и вторым входами третьего элемента И, вьпсод которого через третий.инвертор соединен с другими входами первого и второго элемен 35 тов И, выход первого ключа через а второй блок вычитания соединен с одсо ним входом решающего блока, другой 00 вход которого соединен с выходом оо второго ключа через четвертый блог вычитания, выход первого блока вычитания соединен с другим входом четвертого ключа, выход третьего блока вычитания соединен с другим входом ПЯТОГО ключа.