Логарифмический преобразователь Советский патент 1985 года по МПК G06G7/24 

I Изобретение относится к вычислительной технике и может быть использовано в преобразователях элект рических сигналов по логарифмическому закону. Цель изобретения - пов1,Ш1ение точ ности. На чертеже приведена функциональ ная схема предлагаемого логарифмическог.о преобразователя. Логарифмический преобразователь ,с| держит масштабный резистор 1, пер вый, второй и.третий ключи 2, 3 и 4 1 .M& f разрядШи резист.рр.. 5, интегрирующий конденсатор 6, усилитель 7, блок 8 гашения колебаний, запоминающий эле мент 9, разрядньм ключевой элемент 10, компаратор 11, ключ 12, источник 13 опорного напряжения, блок 14 синхронизации, генератор 15 такт вых импульсов. Логарифмический преобразователь работает следующим образом. Цикл работы преобразователя состоит из двух равньсс по времени тактов . В первом такте преобразования сигналами с блока 14 синхронизации разомкнуты второй и третий ключи 3 и 4, замкнут первый ключ 2, а ком мутатор установлен в положение, при котором выход источника 13 опорного напряжения подключен к второму входу компаратора 11. Входной сигнал через резистор 1 поступает на вход усилителя 7 и интегрируется на конденсаторе 6. Последний заряжается до напряжения источника 13 опорного напряжения, причем прямо пропорционально величине входного сигнала и обратно про порционально постоянной времени интегрирующей цепи, образованной резистором 1 и конденсатором 6. При этом разрядный ключевой элемент 10 разомкнут. В момент, когда напряжение на конденсаторе 6 (соответственно, на выходе усилителя 7) превышает величину потенциала источника 13 опор ного напряжения, компаратор 11 своим выходным сигналом замыкает разря ный ключевой элемент 10. Поскольку 252 разрядный ключевой элемент 10 замкнут, то на выходе усилителя 7 формируется убывающее напряжение экспоненциальной формы, определяемое временем разряда конденсатора 6 через резистор 5 и ключевой элемент 10. В момент, когда убывающее напряжение на выходе усилителя 7 равно или меньше величины потенциала источника 13 опорного напряжения, компаратор 11 своим выходным сигналом размыкает разрядный ключевой элемент 10. Поскольку разрядньй ключевой элемент 10 замкнут, то снова заряжается конденсатор 6, и все процессы повторяются. Поэтому на выходе компаратора 11 присутствует частотная последовательность импульсов, продолжающаяся на протяжении времени первого такта. Частота этой последовательности прямо пропорциональна логарифму преобразуемого входного сигнала и обратно пропорциональна времени разрядной цепи, образованной конденсатором 6 и резистором 5. Во втором такте блок 14 синхронизации формирует сигналы, которые размыкают ключ 2, разрядный ключевой элемент 10, а коммутатор устанавливают в положение, при котором второй вход компаратора 11 оказывается подключенным к шине нулевого потенциала. Кроме того, замыкаются ключи 3 и 4. На запоминающем элементе 9 происходит запоминание напряжения дрейфа нуля усилителя 7 и компаратора 11с точностью до произведения их коэффициентов переда-:Сигнал, которьй поступает на запоминающий элемент 9, проходит через блок 8 гашения колебаний, который обеспечивает подавление колебаний в корректируемой системе. В такте преобразования из общего напряжения (измеряемое напряжение плюс напряжение дрейфа) вычитается напряжение дрейфа нуля. Таким образом, предложенный логарифмический преобразователь обладает повьппенной точностью преобразования.

ЛОГАРИФМИЧЕСКИЙ ПРЕОБРАЗОВАТЕПЬ, содержащий последовательно соединенные усилитель и компаратор, между инвертирующими входом и выходом усилителя включен интегрирующий конденсатор, информационный вход преобразователя через последовательно соединенные масштаб.ньй резистор и первый ключ подклю.чей к инвертирующему входу усили- теля, .соединенного через последовательно включенные разрядньй резистор и разрядньй ключевой элемент с выходом усилителя, инвертирующий вход усилителя через второй ключ подключен к шине нулевого потенциа-ла, соединенной с первьм выводом запоминающего элемента, выход уси-лителя соединен с неинвертирующим входом компаратора, выход которого подключен к управляющему входу разрядного ключевого элемента, ин- . вертирующий вход компаратора подключен к выходу коммутатора, первьш информационньй вход которого подключен к источнику опорного напряжения, второй информадионньй вход подключен к шине нулевого потенциала, а управлякщий вход подключен к первому выходу блока синхронизации, соединенному с управляющим входом первого ключа и допол-. нительным управляющим входом разрядного ключевого элемента, выход ком(Л паратора через третий ключ подклюС чен к неинвертирующему входу усилителя, 1вькод генератора тактовых импульсов подключен к входу блока синхронизации,, второй выход которого подключен к управляющим входам второго и третьего ключей, отличающийся тем, что, с целью повьшения точности, в неговведен блок гашения колебаний , включенньй между неинвертирующим входом усилителя и вторым вьшодом запоминающего элеме.нта.