Дешифратор числового кода Советский патент 1985 года по МПК H03M7/22 

Изобретение -относится к автоматике и может быть использовано в системах числовой кодовой автоблокировки на железнодорожном транспорте. Цель изобретения - повышение надежности функционирования, путем обнаружения одиночных ошибок. На фиг, 1 изображена структурная схема дешифратора числового кода на фиг. 2 - диаграмма кодовых сигналов. Дешифратор содержит приемньй блок 1, первый вход которого подключен к входной шине 2, генератор 3, три счетчика 4-6, шесть запоминающих блоков 7-12, три сумматора 13-15, блок 16 сравнения, блок 17 сброса, электронньй коммутатор 18, согласую щий блок 19, блок 20 фиксации длинного интервала, два исполнительных реле 21, входы которых подключены к первому и второму выходам согласу юш,его блока 19, а выходы - к выходной шине 22, Первые входы первого, второго и третьего счетчиков 4-6 соединены соответственно с первым и вторым вы ходами приемного блока 1 и выходом генератора 3, кроме того, выход пос леднего подключен к тактовому входу приемного блока 1, второй вход кото рого соединен с выходом блока 20 фршсации длинного интервала, а третий выход - с входом электронного кО1У мутатора 18. Первый выход первог счетчика 4 подключен к входу блока 20 фиксации длинного интервала и первым входам четных запоминающих блоков 8, 10 и 12, Первьш выход вто рого счетчика 5 подключен к первым входам нечетных запоминающих блоков 7, 9 и 11, Вторые выходы одного из счетчиков 4 и 5 соединены с входами сброса другого. Вторые входы запоминающих блоков 7-12 подключены соответственно к второму, третьему, четвертому, пятому, шестому и перво му выходам электронного коммутатора 18, кроме того его первый выход соединен с третьим входом четвертог запоминающего блока 10, Входы начал ной установки электронного коммутатора 18, запоминающих блоков 7-12 и блока 20 фиксации длинного интервала подключены к выходу блока 17 сброса. Выходы запоминающих блоков 7 и 8, 9 и 10, 11 и 12 попарноерез соответственно первый, второй и третий сумматоры, 13-15 подключены к соответствующим входам блока 16 сравнения, выход которого соединен с входом согласующего блока 19, Первьй и второй входы блока 17 сброса подключены соответственно к выходу третьего счетчика и третьему выходу согласующего блока 19, четвертьй выход которого соединен с входом сброса третьего счетчика 6, Блок 16 сравнения содержит семь констант, соответствующих сумме :.. длительностей одного из импульсов какого-либо кодового сигнала (фиг, 2) и следующего за этим импульсом интервала, В согласующем блоке 19 имеется семь -триггеров, соответствующих этим константам, и три элемента И, объединяющих выходы триггеров, соответствующих определенному кодовому сигналу. Дешифратор числового кода работает следующим образом. По включению дешифратор числового кода приводится в исходное состояние блоком 17 сброса. В исходном состоянии триггеры электронного коммутатора 18, запоминающие блоки 7-12, блок 20 фиксации длинного интервала находятся в состоянии О, Реле 21 обесточены, С входной шины 2 поступает на первый вход приемного блока 1 один из трех кодовых сигналов (фиг. 2), Длительность каждого кодового сигнала 1,6 с. При поступлении на первьш вход приемного блока 1 с входной шины 2 импульса, приемный блок 1 подключает генератор 3, вьфабатывающий тактовые импульсы с частотой 100 Гц, к второму счетчику 5, При поступлении интервала приемньй блок 1 переключает генератор 3 на первьй счетчик- 4. Второй счетчик 5 по третьему тактовому импульсу обнуляет первьй счетчик 4, а первьй счетчик по третьему тактовому импульсу обнуляет второй счетчик 5, Пока электронньй коммутатор 18 заблокирован, информация с первого 4 и второго 5 счетчиков на запоминающие блоки 7-12 не записывается. Разблокировка электронного коммутатора 18 происходит по команде с блока 20 фиксации длинного интервала, поступающей в приемньй блок 1. Эта команда Формируется в блоке 20 фикса3ции длинного интервала по тридцать первому тактовому импульсу на первом счетчике 4. Приемньй блок 1 при смене интервала на импульс на входной шине 2 вьщает через третий выход сигнал в электронньй коммутатор 18 и переклю чает генератор 3 с первого счетчика 4 на второй счетчик 5.Первый разряд 1электронного коммутатора 18 устанавли вается в единичное состояние и разрешает перезапись информации, накопленной первым счетчиком 4 в четвертый 10 и шестой 12 запоминающие блоки/После перезаписи информации второй счетчик 5 по третьему тактовому импульсу обнуляет первый счет;ЧИК 4. При смене импульса на интервал на входной шине 2 приемный блок 1 переключает генератор 3 с второго счетчика 5 на первьй счетчик 4 и подает сигнал на электронный коммутатор 18, второй разряд которого переходит в единичное состояние и разрешает перезапись информации, накопленной во втором счетчике 5, на первый запоминающий блок 7. Посл перезаписи информации с второго счетчика 5 он обнуляется по третьем тактовому импульсу первым-счетчиком I При смене интервала на импульс на входной шине 2 приемньй блок 1 переключает генератор 3 с первого 4 на второй счетчик 5 и подает сигнал на электронньй коммутатор 18, трети разряд которого переходит в единичное состояние и разрешает перезапис информации с первого счетчика 4 на второй запоминающий блок 8. Информация с первого 7 и второго 8 запоминающих блоков суммируетс на первом сумматоре 13 незапоминающего типа.. Сумма с первого сумматора 13 поступает в блок 16 сравнения В последнем хранятся константы равные сорока семи, пятидесяти, восьми десяти, с которыми сравнивается сум ма первого сумматора 13. При сравнении суммы с одной из констант в блоке 16 сравнения, сигнал о сравнении поступает в согласу ющий блок 19, где один из триггеров соответствующий константе, переходит в единичное состояние. Переход триггера согласующего блока 19 в ед ничное состояние сопровождается вьщ 7 , 4 чей сигнала в третий счетчик 6. По этому сигналу последний обнуляется. При смене импульса йа интервал на входной шине 2 приемньй блок 1 переключает генератор 3 с второго счетчика 5 на первьй счетчик 4 и подает сигнап на электронньй коммутатор 18, четвертьй разряд которого переходит в единичное состояние и разрешает перезапись информации с второго .счетчика 5 на третий запоминающий блок 9. Информация с третьего 9 и четвертого 10 запоминающих блоков поступает на второй сумматор 14 незапоминающего типа. с последнего :поступает в блок 16 сравнения. Если на входную шину 2 поступает кодовьй сигнал (фиг. 26, в), то в блоке 16 сравнения сумма, поступившая с третьего сумматора 14, сравнивается с одной из констант, хранящейся в этом блоке. Эти константы, соответствующие второму сумматору 14, равны тридцати четырем, ста десяти и восьмидесяти. При сравнении суммы в блоке 16 сравнения с одной из констант поступает сигнал в согласующий блок 19, где триггер, соответствующий константе, переходит в единичное состояние. Сигналы с двух триггеров согласующего блока 19 через соответствующий только им элемент И включают реле 21. Ив общую шину 22 поступает сигнал, соответствзтощий кодовому сигналу (фиг. 26, в). При этом выдается сигнал из согласующего блока 19 в блок 17 сброса и обнуляющий сигнал на третий счетчик 6. Блок 17 сброса по сигналу из согласующего блока 19 приводит в исходное состояние электронньй коммутатор 18, блок 20 фиксации длинного интервала, запоминающие блоки 7-12. Дальнейшая работа дешифратора числового кода повторяется с момента включения с тем различием, что реле 21 не обесточены. При поступлении на входную шину 2 кодового сигнала (фиг. 2а) сумма с второго сумматора 14, равная семидесяти девяти, поступает в блок 16 сравнения. Сумма в последнем не сравнивается с константой, так как соответствующие данному сумматору константы равны тридцати четырем, ста десяти и восьмидесяти.

При смене интервала на импульс на входной шине 2 приемный блок 1 переключает генератор 3 с первого счетчика 4 на второй счетчик 5 и подает сигнал на электронньй коммутатор 18, пятый разряд которого переходит в единичное состояние и разрешает перезапись информации с первого счетчика 4 на четвертый запоминающий блок 10. Прежняя информация последнего, равная пятидесяти семи, записанная при переходе первого разряда электронного коммутатора 18 в единичное состояние, заменяется на двенадцать по переходу пятого разряда электронного коммутатора 18 в единичное состояние.

Информация с третьего 9 и.четвёртого 10 запоминающих блоков поступает на второй сумматор 14 незапоминающего типа. Сумма, равная тридцати четьфем, поступает в блок 16 сравнения и сравнивается с константой.

Триггер согласующего блока 19, соответствующий константе, переходит в единичное состояние. При этом-выдается сигнал на обнуление третьего счетчика 6.

При смене импульса на интервал на входной шине 2 приемньй блок 1 переключает генератор 3 с второго счетчика 5 на первый счетчик 4 и подает сигнал на электронный коммутатор 18, шестой разряд которого переходит в единичное состояние и разрешает перезапись информации с второго счетчика 5 на пятьй зйпоминающий блок 11. Информация пятого 11 и шестого 12 запоминающих

блоков поступает на третий сумматор 15 незапоминающего ,типа.

Сумма, равна семидесяти девяти, с третьего сумматора 15 поступает в блок 16 сравнения, где сравнивается с константой, также равной семидесяти девяти и соответствующий триггер согласующего блока 19 переходит в единично состояние. При этом вьщается сигнал из последнего на третий счетчик 6, обнуляющий последний .

Сигналы с трех триггеров согласзтощего блока 19 через соответствующий только им элемент И включают реле 21, с которых в общую шину поступает сигнал, соответствующий кодовому сигналу (фиг. 2а). Блок 17 сброса по сигналу из согласующего блока 19 приводит в исходное состояние электронный коммутатор 18, запоминающие блоки 7-12 и блокирует третий выход приемного блока 1.

Дальнейшая работа устройства повторяется с момента включения с тем различием, что реле 21 не обесточены. Третий счетчик 6 необходим для приведения дешифратора числового кода в исходное состояние при смене кодового сигнала на входной шине 2 или при сбоях. По сто шестьдесят, первому тактовому импульсу с генератора 3 третий счетчик 6 выдает сигнал в , блок 17 сброса и обнуляется сам.

Блок сброса приводит в исходное состояние электронньй коммутатор 18, запоминающие блоки 7-12 и блокирует третий выход приемного блока 1.

ДЕШИФРАТОР ЧИСЛОВОГО КОДА, содержащий приемный блок, первьй вход которого соединен с входной шиной, три счетчика, счетные входы которых подключены соответственно к первому и второму выходам приемного блока и выходу генератора, первые выходы первого и второго счетчиков соединены с первыми входами соответственно второго и первого запоминакяцих блоков, выходы которых через первый сумматор подключены к. первому входу блока сравнения, выход которого соединен с входом согласующего блока, к первому и второму выходам которого подключены входы соответствующих исполнительных реле, выходы которых подключены к выходной шине, отличающийся тем, что, с целью повьш1ения надежности функционирования, в него введены электронньй коммутатор, третий, четвертьй, пятьш и шестой запоминающие блоки, второй и третий сумматоры, блок фиксации длинного интервала и блок сброса, первый вход которого соеди1 ен .с выходом третьего счетчика, второй вход блока сброса и вход сброса третьего счетчика подключены соответственно к третьему и четвертому выходам согласующего блока, выход блока сброса подключен к входам начальной установки электронного коммутатора, блока фиксации длинного интервала и запоминающих блоков, первые входы третьего, пятого и четвертого, шестого запоминающих блоков попарно объединены и подключены к первым выходам соответственно второго и первого счетчиков, у которых второй выход соединен с входом сброса другого, 9 первый выход первого счетчика под(О ключен к входу блока фиксации длинного интервала, выход которого соединен с вторым входом приемного блока, тактовый вход которого подключен к выходу генератора, третий выход приемного блока соединен с входом электронного коммутатора, выхо06 ды которого с первого по шестой подключены к вторым входам соответствен.€ого. шестого, первого, второго, тре тьего, четвертого и пятого запоминаел ющих блоков, третий вход четвертого ч .запоминающего блока соединен с первым выходом электронного коммутатора, выходы третьего и четвертого запоминающих блоков через второй сумматор подключены к второму входу блока сравнения, выходы пятого и шестого запоминающих блоков через третий сумматор подключены к третьему входу блока сравнения.

Ч Р

/J

JL

21

22

и

Й±

ЛтSaZC(22С

mf cr lfifzcr

aSSc

т

(

O.Z3C

0.97с

Фиг.2

OJIC

0,23с

Г

O.S7C