Устройство для измерения длительности кодовых импульсов Советский патент 1989 года по МПК G04F10/04 

g

сл

ел

о

Од 4ib

СО

3150643

онное табло 10, два элемента И 11, 12, четьфе запоминающих блока 13, 1А, 15, 16, четьфе дешифратора 17; 18, 19, 20, распределитель 21, четы- ре инвертора 22, 23, 24, 25, шесть блоков сравнения 26, 27, 28, 29, 30, 31, элемент ИЛИ 32. Введение четырех запоминающих блоков 13, 14, 15, 16 и четырех дешифраторов 17, 18, 19, Q 20 позволяет отобразить нр информационном табло числовое соответствие длительности импульсов и интервалов кодового сигнала. Распределение записи ин})Ормации со счетчиков 4, 5 запоминающие блоки 6, 7, 13, 14, 15, 16 производится за счет введения распределителя 21. За начало отсчета принят интервал по длительности, не меньшей 0,31 с, соответствующий тридцать первому импульсу во втором счетчике 5. По приходе тридцать первого импульса на второй счетчик 5 производится обггуление распределителя 21, через блок сравнения 28 и запоминающих блоков 7, 13, 14, 15, если прини- маемьй кодовый сигнал состоит только из одного импульса и одного интервала, или запоминающих блоков 14, 15, если принимаемьй кодовый сигнал состоит из двух импульсов и двух интервалов. При приеме кодового сигнала, состоящего из трех импульсов и интервалов, заполняются все шесть запоминающих блоков. 1 ил.

Изобретение относится к импульсной технике и может использоваться для измерения и контроля скважности импульсов и интервалов циклических кодовых сигналов. Целью изобретения является повышение быстродействия вывода информации на индикацию. Устройство для измерения длительности кодовых импульсов содержит коммутационный блок 1, генератор 3, два счетчика 4, 5, два запоминающих блока 6, 7, два дешифратора 8, 9, информационное табло 10, два элемента И 11, 12, четыре запоминающих блока 13, 14, 15, 16, четыре дешифратора 17, 18, 19, 20, распределитель 21, четыре инвертора 22, 23, 24, 25, шесть блоков сравнения 26, 27, 28, 29, 30, 31, элемент ИЛИ 32. Введение четырех запоминающих блоков 13, 14, 15, 16 и четырех дешифраторов 17, 18, 19, 20 позволяет отобразить на информационном табло числовое соответствие длительности импульсов и интервалов кодового сигнала. Распределение записи информации со счетчиков 4, 5 в запоминающие блоки 6, 7, 13, 14, 15, 16 производится за счет введения распределителя 21. За начало отсчета принят интервал по длительности, не меньшей 0,31 с, соответствующий тридцать первому импульсу во втором счетчике 5. По приходе тридцать первого импульса на второй счетчик 5 производится обнуление распределителя 21 через блок сравнения 28 и запоминающих блоков 7, 13, 14, 15, если принимаемый кодовый сигнал состоит только из одного импульса и одного интервала, или запоминающих блоков 14, 15, если принимаемый кодовый сигнал состоит из двух импульсов и двух интервалов. При приеме кодового сигнала, состоящего из трех импульсов и интервалов, заполняются все шесть запоминающих блоков. 1 ил.

Изобретение относится к имйульс- |1ой технике и может быть использован в системах дпя измерения и контроля скважности импульсов и интервалов циклических кодовых сигналов.

Целью изобретения является повышение быстродействия вывода информа- ции на индикацию за один кодовый цикл.

На чсфтеже изображена функциональная схема устройства.

Устройство содержит коммутацион- ный блок 1, первый вход 2 которого является входом устройства, генератор 3, выход которого соединен с вторым входом коммутационного блока 1, первый и второй выходы которого сое- динены с первыми входами соответственно первого 4 и второго 5 счетчиков, два запоминающих блока 6 и 7, первые входы которых соединены с выходами соответствующих счетчиков 4 и 5, выходы первого 6 и второго 7 запоминающих блоков соединены через два соответствую111 1х дешифратора 8 и 9 с информационным табло 10, два элемента И 11 и 12, четьфе запоминающих блока 13-16, четьфе дещифратора 17- 20, распределитель 21 , четыре инвертора 22-25, шесть блоков 26-31 сравнения, элемент ИЛИ 32, выход которого соединен с вторым входом распре- делителя 21, входы элемента ИЛИ 32 через первый 26 и второй 27 блоки сравнения соединены с выходами соот- ветствую(цих счетчиков 4 и 5.

0

0 ,

0

При этом выход второго счетчика 5 через третий блок 28 сравнения соединен с первым входом распределителя 21, через четвертый блок 29 сравнения - с первь ш входами элементов И 11 и 12, через пятый блок 30 сравнения - с вторым входом первого счетчика 4 и с первыми входами четвертого

14и шестого 16 запоминающих блоков. Выход первого счетчика 4 соединен с первыми входами третьего 13 и пятого

15запоминаюп1их блоков и через шестой блок 31 сравнения с вторым входом второго счетчика 5. Второй вход второго элемента И 12 через инвертор соединен с шестым выходом распределителя 21, четвертый, пятьй и шестой выходы которого соединены через инверторы 22-24 соответственно с вторым, третьим и четвертым входами первого элемента И 11. Выходы первого

11 и второго 12 элементов И соединены соответственно с третьими входами второго 7, третьего 13 запоминающих блоков и четвертого 14, пятого 15 запоминающих блоков. Вторые входы запоминающих блоков 6, 7, 13-16 соединены с выходами распределителя, а именно: первого запоминающего блока 6 - с вторым входом распределителя 21, второго 7 - с третьим, третьего 13 - с четвертым, четвертого 14 - с пятьм, пятого 15 - с шестым, шестого 16 - с первым. Выходы третьего 13, четвертого 14, пятого 15 и шестого 16 за- поминакнцих блоков соединены через

соответствующие дешифраторы 17-20 с информационным табло 10. В устройстве применен известный распределитель

Устройство работает следующим образом.

При включении питания все блоки устройства находятся в произвольном состоянии. На вход 2 устройства циклически поступают кодовые импульсы, представляющие собой циклическое чередование последовательностей импульсов и интервалов. Импульсные коды поступают в коммутационный блок 1 , переключающий выход генератора 3 к первому счетчику 4 при поступлении на вход импульса и к второму счетчик 5 при наличии интервала.

При насчитьгаании первым счетчиком 4 или вторым счетчиком 5 первого импульса и перепаде на счет второго импульса через первый блок 26 сравнения или второй блок 27 сравнения соответственно формируется сигнал, переводящий очередной разряд распределителя 21 в единичное состояние и обнуляющий все остальные разряды.

С блоков 26 и 27 сравнения сигнал попадает на распределитель 21 через элемент ИЛИ 32. Затем производится распределение записи информа1щи со счетчиков 4 и 5 в зaпoминaющJ e блоки 6, 7, 13-16 посредством работы распределителя 21.

Числа, записанные двоичным кодом в запоминающих блоках 6, 7, 13-16, преобразовываются в двоичнодесятичны коды на дешифраторах 8, 9, 17-20 и в десятичном виде отображаются на информационном табло 10.

По третьему сигналу с генератора 3 счетчик 4 через шестой блок 31 сравнения обнуляет второй счетчик 5, и наоборот, второй счетчик 5 по третьему сигналу с генератора 3 через пятьш блок 30 сравнения обнуляет первый счетчик 4. По счету тридцать первого сигнала вторым счетчиком 5 через блок 28 сравнения обнуляются в все разряды распределелителя. При измерении второго кода обнуляются запоминающие блоки 14 и 15, при измерении третьего кода - запоминающие блоки 7, 13, 14, 15.

Обнуление запоминающих блоков 7 и 13 происходит по тридцатому сигналу, насчитанному вторым счетчиком 5, через четкертый блок 29 сравнения и первый элемент И 11 при нулевых зна0

чениях на четвертом, пятом и шестом выходах распределителя 21. Обнуление запоминаюп х блоков 14 и 15 происходит также по тридцать второму сигна- лу, насчитанному вторым счетчиком 5, через четвертый блок 29 сравнения и второй элемент И 12 при наличии нулевого значения на шестом выходе распределителя 21 .

При измере ши длительности кодовых импульсов на информационном табло устанавливаются значения, прямо пропорциональные длительностям импульсов и интервалов в десятичных чис- числах.

Использование предлагаемого устройства для измерения длительности кодовых И№1ульсов позволит увеличить быстродействие вывода полученной информации на информационное табло.

5

0

5

0

5

0

Формула изобретения Устройство для измерения длительности кодовых импульсов, содержащее коммутационный блок, первьш вход которого является входом устройства, генератор, выход которого соединен с вторым входом коммутационного блока, первьш и второй выхэды которого соединены с первыми входами соответственно первого и второго счетчиков, два lanoMHHaranijix блока, первые входы которых соединены с выходами соотро -- CTDyra ijix счетчиков, выходы первотч) . второго запоминаюрц х бггоков через itna соответствую1Щ1х деиифрато- ра с информационным табло, отличающееся тем, что, с целью повышения б -к:тродейстрия огсбра ления информпции кодовог о 1р{кла, в него твс- яведепы два элемента И, четыре за1Ю-- мннаюших блока, четыре дешифратора, распределитель, четыре инвертора, g шесть блоков сравнения, элемент ИЛИ, которогч соединен с п орь1м вхг- дом распределителя, а входы элемента ИЛИ через первый и второй г.рав- соединены с выходами соотчетст- счетчиков, при этом в1)Гход второго счетчика через трет11Й блок срац- соединен с первым входом распре- делитепя, а через четвертьм блок грав- ненид - соответственно с перььп аг входами первого и второго элемектог h и через пятьпЧ блок сравиешся - с вторым входом первого счетчика и с пер- Bi-n-ui входами четвертого и шестого за- поминаюп 1х блоков, выход перваго счет0

5

7150643А8

чика соединен с первыми входами тре-вертого и пятого запоминающих блоков,

тьего и пятого запоминающих блоков ивторые входы запоминающих блоков,

через шестой блок сравнения - с вто-соединены с выходами распределителя

рым входом второго счетчика, а вто-соответственно первого запоминающеЬой вход второго элемента И черезго блока - с вторьм выходом распреинвертор соединен с шестым выходомделителя, второго - с третьим, трераспределителя, четвертый, пятый итьего - с четвертым, четвертого - с

шестой выходы которого соединены че-пятым, пятого - с шестым, шестого рез инверторы соответственно с вто- ю первым, информационные выходы трерым, третьим и четвертым входами пер-тьего, четвертого, пятого и шестого

вого элемента И, выходы первого изaпoминaюc иx блоков соединены через

второго элементов И соединены соот-соответствующие дешифраторы с инфорветственно с третьими входами STopoi oмационными входами информационного

и третьего запоминакяцих блоков и чет- 15табло.