Кодовый трансмиттер Советский патент 1985 года по МПК H03M13/05 

зователя кодовых сигналов, с вторых по пятые, выходы третьего и пятого сумматоров, соединены с первыми.и втЭрыми входами блока элементов ИЛИ,

выходы которого через блок сравнения соединены с шестыми выхо дами преобразователя кодовых сигналов .

1. КОДОВЫЙ ТРАНСМИТТЕР, содержащий генератор импульсов, подключенный к счетному входу двоичнодесятичного счетчика, блок сброса и ключ, выход которого соединён с выходной шиной, отличающийся тем, что, с целью повышения надежности функционирования, в него ввэдены шесть регистров, первые входы которых подключены к входной шине, шесть блоков сравнения, преобразователь кодовых сигналов, элемент ИЛИ, элемент задержки и кодово-запоминающий блок, первые выходы которого подключены к соответствующим вторым входам регистров и первым входам преобразователя кодовых сигналов, второй выход кодово-запоминающего блока через блок сброса подключен к первому входу элемента ИЛИ и входам обнуления регистров, выходы ко,торых подключены к соответствующим вторым входам преобразователя кодовых сигналов, выходы которого соединены с первыми входами соответствующих блоков сравнения, выходы нечетньк блоков сравнения объединены и соединены с первым входом ключа, выходы второго, четвертого и первый выход шестого блоков сравнения объединены и соединены с вторым входом ключа, второй выход шестого блока сравнения через элемент задержки подключен к второму входу элемента ОТИ, выход которого соединен с входом сброса двоично-десятичного счетчика, выходы которого подключены к соответствующим вторым входам блоков сравнения. 2. Трансмиттер по п. 1, отличающийся тем, что преобраi зователь кодовых сигналов содержит две группы по шесть арифметических (Л блоков, пять сумматоров, блок элементов ИЛИ и блок сравнения, первые С входы соответствующих арифметических блоков каждой группы объединены и подключены к соответствующем первым входам преобразователя кодо,вых сигналов, вторые входы арифметических блоков первой группы соединены с соответствующими вторыми ел вxoдaмIi преобразователя кодовых налов, выходы арифметических блоков первой группы подключены к вторым ;о входам соответствующих арифметических блоков второй группы, выходы первого из которых соединены с первыми выходами преобразователя кодовых сигналов и соединенными последовательно по первым входам сумматорами, с первого по пятый, вторые входы которых соединены с выходами арифметических блоков второй группы соответственно, с второго по шестой, выходы сумматоров с первого по четвертый подключены к вьгходам преобра

1

Изобретение относится к автоматике и может быть использовано в системах числовой кодовой автоблокировки и автоматической сигнализации на железнодорожном транспорте.

Цель изобретения состоит в повышении надежности функционирования путем выявления и исправления искажений кодовых сигналов.

На фиг. 1 изобра кена структурная схема кодового трансмиттера; на фиг. 2 - функциональная схема входящего в него гфеобразователя кодовых сигналов; на фиг. 3 - диаграмма кодовых сигналов, которые при передаче могут претерпевать искажения до ±0,06 с по длительности.

Кодовый трансмиттер содержит генератор 1 импульсов, соединенньп с двоично-десятичным счетчиком 2, регистры 3-8, первые входы которых подключены к входной шине 9, а выходы - к преобразователю 10. кодовых сигналов, шесть блоков 11-16 сравнения, первые входы которых соединены с выходом счетчика 2, а вторые входы подключены к соответствующим выходам преобразователя 10. Выходы нечетных блоков 11, 13, 15 сравнения объединены и подключены к первому входу ключа 17, второй вход которого соединен с выходами второго четвертого и первым выходом шестого блоков 12, 14, 16 сравнения, а выход подключен к выходной шине IS Первые выходы кодово-запоминающего блока 19 подключены к одноименным вторым входам регистров 3 - 8 и входам преобразователя 10, а второй выход блока 19 соединен с входом блока 20 сброса, выход которого подключен к входам обнуления регистров 3 - 8 и первому входу элемента ИЛИ 21, выход которого соединен с обнуляющим входом счетчика 2, а к второму входу через элемент 22

задержки подключен второй выход шестого блока 16 сравнения.

Преобразователь 10 кодовых сигналов содержит две группы по шесть арифметических блоков 23-28 и 29-34, пять сумматоров 35-39, блок 40 элементов ИЛИ и блок 41 сравнения. Первые входы соответствующих арифметических блоков каждой группы соединены с соответствующими первыми входами преобразователя 10, к вторым входам которого подключены вторые входы соответствующих блоков 2328 первой группы, выходы которых соединены с вторыми входами соответствующих блоков 29-34 второй группы. Сумматоры 35-39 соединены последовательно по первым входам, а их вторые входы подключены к выходам блоков 30-34 соответственно. Выходы арифметического блока 29 и выходы первых четырех сумматоров 35-38 соединены с выходами преобразователя 10 с первых по пятые. Выходы третьего 3 и пятого 39 сумматоров подключены к первым и вторым входам блока 40 элементов ИЛИ, выходы которого через блок 41 сравнения соединены с шестыми выходами преобразователя 10 кодовых сигналов.

Кодовьй трансмиттер работает следующим образом.

В исходном состоянии двоичнодесятичный счетчик 2, регистры 3-8 под действием команды с блока 20 сброса находятся в состоянии О, ключ 17 включен, ив выходную шину 18 посылается сигнал.

Допустим, что кодовый трансмиттер посьиает числовой код, длительность импульсов и интервалов которого 0,35;0,12; 0,22; 0,12; 0,22j 0,57 с (фиг. За).

Информация с кодово-запоминающе,го блока 19, который может быть, например, постоянным запоминающим

1

устройством, записывается в регистр 3 - 0100011, что соответствует числу 3 51

в регистр 4 0001100, что соответствует числу 12;

в регистр 5 - 0010110, что соответствует числу 22}

в регистр 6 - 0001100, что соответствует числу 12;

в регистр 7 - 0010110, что соответствует.числу 22; , в регистр 8 - 0111001, что соответствует числу 57,

На выходах арифметических блоков 23 - 28 преобразователя. 10 кодового сигнала появляется информация в двоичном счислении: 0000000, что соответствует числу О, т.е. искажеНИИ кода не было.

На выходах арифметических блоков 29 -;34 преобразователя 10 кодового сигнала появляется информация в двоичном счислении:

на арифметическом блоке 29 0100011, что соответствует числу 35;

на арифметическом блоке 30 0001100, что соответствует числу 12;

на арифметическом блоке 31 0010110, что соответствует числу 22;

на арифметическом блоке 32 0001100, что соответствует числу 12;

на арифметическом блоке 33 0010110, что соответствует .числу 22;

на арифметическом блоке 34 0111001, что соответствует числу 57.

Далее эта информация в виде суммы поступает в блоки 11-16 сравнения в двоичном счислении: блок 11 сравнения - 0100011, что соответствует числу 35; блок 12 сравнения 0101111, что соответствует числу 47; блок 13 сравнения - 1000101, что соответствует числу 69; блок 14 сравне НИН - 1010001, что соответствует, чие лу 81; блок 15 сравнения - 1100111, что соответствует числу 103; блок 16 сравнения - 10100000, что соответствует числу 160.

При сравнении, информации, поступающей с двоично-десятичного счетчика 2, ключ 17 отключается или вклю л.....

чается. и в выходнзто шину 18 посылается кодовьй сигнал, соответствующий диаграмме, изображенной на фиг. 3.

При совпадении информации двоичнодесятичного счетчика 2 с информацией блоков 11, 13, 15 сравнений ключ 17 отключается, и в выходную ши795494

ну 18 не выдается сигнал, что соот- , ветствует интервалу.

При совпадении информации двоично-десятичного счетчика 2 с инфор- 5 мацией блоков 12, 14 сравнения

ключ 17 включается, и в выходную шину 18 выдается сигнал, что соответствует импульсу, а при совпадении информации двоично-десятичного счетчика 2 с информацией блока 16 х:равнения ключ 17 включается, в выходную шину 18 вьщается сигнал, а по истечении времени задержки элемента 22 формируется команда на приве 5 дение двоично-десятичного счетчика 2 в исходное состояние. , В случае искажения кодового сигнала (например, 0,41-0,17-0,28-0,15-0,19-0,40 с) информация поступает на входную шину 9 и в регистр 3 записывается 0101001, что соответствует числу 41; в регистр 4 0010001, что соответствует числу 17, в регистр 5 - 0011100, что соответствует числу 28, в регистр 6 - 0001111, что соответствует числу 15, в регистр 7 - 0010011, что соответствует числу 19, в регистр 8 - 0101000, что соответствует числу 40.

0 На выходах арифметических блоков 23-28 преобразователя кодового сигнала 10 появляется информация в двоичном счислении: на арифметическом блоке 23 - 0000110, что соответствует числу - 6;

на арифметическом блоке 24 - 0000101, что соответствует числу

на арифметическом блоке 25 - 0000-110, что соответствует числу - 6} 0 на арифметическом блоке 26 -

0000011, что соответствует числу - 3;

на арифметическом блоке 27 + 0000011, что соответствует числу + 3j

на арифметическом блоке 28 + 5 0010001, что соответствует числу + 17,

На выходах арифметических устройств 29-34 преобразователя кодового сигнала 10 появляется информация 0 в двоичном счислении:

на арифметическом блоке 29 ;0011101, что соответствует числу 29;

на арифметическом блоке 30 0000111, что соответствует числу 7; на арифметическом блоке 31 0010000, что соответствует числу 16;

на арифметическом блоке 32 0001001, что соответствует числу 9; на арифметическом блоке 33 0011001, что соответствует числу 25; на арифметическом блоке 34 1001010, что соответствует -числу 74 Затем эта информация поступает в виде суммы н блоки 11-16 сравнения в двоичном счислении: блок 11 сравнения - 0011101, что соответствует числу 29;. блок 12 сравнения - 0100100, что соответствует числу 36; блок 13 сравнения - 0110100, что соответствует числу 52; блок 14 сравнения - 0111101, что соотЕетствует гислу 61; блок 15 сравнения - 1010110, что соответствует числу 86; блок 16 сравнения - 10100000, что соответствует числу 160,, При появлении в блоке 16 сравнени двоичного кода 10100000, что соответ

иг.1 ствует числу 160, т.е. конца кодового сигнала, формируются команды на включение ключа 17 и на приведение двоично-десятичного счетчика 2 в исходное состояние. При смене одного кодового сигнала на другой с блока 19 двоичнодесятичный счетчик 2 и регистры 3 8 приводятся в исходное состояние под действием команды с блока 20 сброса. Для кодовых сигналов.(фиг. 3 б,в) двоичный код 10100000 появляется на выходе третьего сумматора 37, а не Пятого 39, как в случае сигнала по фиг. За, т.е. код числа 160 выделяет два блока 14 и 16 сравнения. При этом сигнал с блока 14. вклго ает ключ, а сигнал с блока 16 одновременно с этим переводит счетчик 2 в исходное состо.яние.

ii

2J Wl 2S W 77l 12$

f „ rN

j HJ LHJ LiJ

лЬ

фиг. 2