Устройство фазовой автоподстройки Советский патент 1985 года по МПК H03L7/00 

Изобретение относится к радиотехнике и может быть использовано для получения синхросигнала по двум опорным сигналам. Цель изобретения - получение выходного сигнала, среднего по фазе между двумя опорными сигналами. На фиг. 1 изображена структзфная электрическая схема устройства фазовой автоподстройки; на фиг, 2 временные диаграммы работы устройства фазовой автоподстройки; на фиг. 3 - структурная -электрическая схема блока приоритета устройства фазовой автоподстройки. Устройство фазовой автоподстройки содержит блок 1 приоритета, первый и второй инверторы 2 и 3, выход ной триггер 4, блок 5 фазирования, дополнительный блок 6 фазирования. Каждый блок фазирования содержит пе вый и второй элементы 7 и 8 задержки, фазовый детектор 9 и интегратор 10. Блок 1 приоритета содержит D-триггер 11, первый и второй мульт плексоры 12 и 13. Рассмотрим работу устройства фазовой автоподстройки с помощью временных диаграмм (на фиг, 2 буквами А, Б, ..., К отмечены эпюры сигнало в одноименных точках А, Б,.,.,К уст ройства фазовой автоподстройки частоты) . Пусть форма опорных сигналов А и Б - меандр, при этом возможны три случая: опорные сигналы синфазны (фиг. 2-1), первый опорный сигнал А опережает второй (фиг. 2-II), второй опорный сигнал Б опережает первый (фиг. 2-III). Когда опорные сигналы синфазны, то выходные сигналы блока 1 приоритета также синфазны (фиг. 2-1 В и Г) Установившийся режим в обоих блоках 5 и 6 фазирования возможен только при синфазности сравниваемых фазовыми детекторами 9 сигналов, поэтом импульс на втором элементе 8 задерж ки (фиг, 2-1 Е) в блоке 5 фазирования совпадает во времени с фронтом сигнала на первом выходе блока 1 пр оритета (фиг. 2-1 В), а импульс на выходе второго элемента 8 задержки дополнительного блока 6 фазирования (фиг. 2-1 И) совпадает во времени со спадом сигнала на первом вьпсоде блока 1 приоритета (фиг. 2-1 В). Оч видно, что такое положение возможно 022 лишь при нулевом времени задержки элементов 7 и 8 задержки в блоках фазирования. Таким образом, выходные импу/ьс 1 блоков 5 и 6 фазирования (фиг. 2-1 Д и Ж), образующиеся на выходах первых элементов 7 задержки, также совпадают соответственно с фрон том и спадом сигнала на первом выходе блока 1 приоритета. Поскольку указанные импульсы управляют установкой и сбросом выходного триггера 4, то на его выходе формируется сигнал, совпадающий по фазе с опорным сигналом. Когда первый опорный сигнал приходит раньше второго (фиг. 2-II А и Б), то он появляется на первом выходе блока 1 приоритета, в Tq время как второй опорньй сигнал появляется на втором выходе блока 1 приоритета (фиг. 2-1I В и Г). В блоке 5 фазирования как и в прежнем случае поддерживается синфазное состояние, т.е. импульс на выходе второго элемента 8задержки (фиг. 2-1I Е)совпадает во времени с фронтом сигнала на втором выходе блока 1 приоритета (фиг. 2-II Г). При этом на выходе фазового детектора 9 блока 5 фазирования фазовой ошибки нет и, следовательно, напряжение на его интеграторе 10 остается постоянным. При изменении времени задержки tj между опорными сигналами фазовый детектор 9блока 5 фазирования фиксирует рассогласование, что приводит к соответствующему приращению напряжения на интеграторе 10 и согласованному изменению времени задержки с элементов 7 и 8 задержки в направлении компенсации выявленного фазового рассогласования. В результате всегда выполняется соотношение , и импульс первого элемента 7 задержки блока 5 фазирования (фиг. 2-II Ф) располагается точно между фронтами опорнрлх сигналов. Так как этот импульс взводит выходной триггер 4, то фронт выходного сигнала (фиг. 2-II К) всегда располагается в центре между фронтами опорных сигналов. Точно также с помощью дополнительного блока 6 фазирования в центре между спадами опорных сигналов обеспечивается сброс выходного триггера 4 (фиг. 2-TI Ж), т.е. формируется спад выходного сигнала (фиг. 2-II К). Работа устройс ва фазовой автоподстройки в случае, когда первый

31

опорным сигнал отстает от второго (фиг. 2-TII Л и Б), отличается от работы устройства в предьщущем случае лишь тем, чТо первый сигнал проходит на второй выход блока 1 приоритета (фиг. 2-111 Г), а второй опорный сигнал - на первый выход блока 1 приоритета (фиг. 2-III В).

Блок приоритета работает следующим образом.

Если первый опорный сигнал опережает второй по фазе на угол от О до 180 , то фронт второго сигнала совпадает с верхним единичным уров024

нем первого сигнала, и на выходе D-триггера 11 будет верхний единичный уровень. При этом через первый мультиплексор 12 проходит первый опорный сигнал, а через второй мультиплексор 13 - второй опорный сигнал. В противоположном случае, когда первый опорный сигнал отстает по фазе на угол от О до 180, первый опорный сигнал проходит на второй выход блока 1 приоритета.

Таким образом, в устройстве фазовой автоподстройки обеспечивается получение выходного сигнала, среднего по фазе между двумя опорными сигналаьт.

УСТРОЙСТВО ФАЗОВОЙ АВТОПОДСТРОЙКИ, содержащее блок фазирования и выходной триггер, отличающееся тем, что, с целью получения выходного сигнала, среднего по фазе между двумя опорными сигналами, в него введены блок приоритета, первый и второй инверторы, входы которых подключены к первому и второму выходам блока приоритета соответственно, и дополнительный блок фазирования, каждый блок фазирования выполнен в виде последовательно соединенных первого и второго элементов задержки, фазового детектора и интегратбра, выход которого подключен к управляющим входам первого и второго элементов задержки, при этом выход первого элемента задержки каждого блока фазирования подключен к соответствующе. му входу выходного триггера, первый и второй выходы блока приоритета подключены к первому элементу задержки и другому входу фазового детектора блока фазирования соотQ ф ветственно, а выходы первого и второго инверторов подключены к входу (О первого элемента задержки и другому входу фазового детектора дополнительного блока фазирования соответственно, при этом входы блока приоритета являются входами первого и второго опорных сигналов.

ФЦ8. i