Многоканальный интерфейс Советский патент 1992 года по МПК G06F13/26 H04L7/02 H04J3/17 

Изобретение относится к вычислительной технике, а именно к многоканальным параллельным интерфейсам, и может быть использовано для фазового сопряжения ЭВМ с синхронными источниками несин- фазных цифровых сигналов.

Известно многоканальное устройство сопряжения абонентов с ЭВМ, содержащее в каждом из к каналов (к 1) блок памяти, триггер, три ключа и общий для всех каналов генератор тактовых импульсов, при этом вход блока памяти и выход первого ключа объединены и являются выходом интерфейса (остальные блоки оригинала не имеют отношения к параллельной работе интерфейса). Этот интерфейс предназначен для поочередного подключения параллельных каналов к буферному блоку двухадресной памяти, содержимое которого параллельно

считывается в ЭВМ по ее команде, т е решает задачу организации инфоромацион- ных циклов для ЭВМ и не решает задачи фазирования цифровых сигналов, поступающих одновременно в каналы.

Известен передающий полукомплект аппаратуры синхронного сопряжения цифровых потоков, содержащий в каждом из к каналов (к 1), входы и выходы которых образуют k входов и k выходов интерфейса, формирователь, вход которого подключен к входу канала, корректор, первый и второй входы которого подклгчены соответственно к первому и второму выходам формирователи, фазовый компаратор, первый вход которого подключен к второму выходу формирователя, а также преобразователь кода ПК приема и общие для всех каналов задающий генератор ЗГ, генераторное оборудование ГО и передатчик синхросигнала.

V

сл

VI

В состав прототипа входит также приемный полукомплект, включающий в каждом из k каналов дополнительный блок синхронного сопряжения (БСС приема), дополнительный преобразователь кода (ПК передачи) и общие для всех каналов дополнительное генераторное оборудование (синхронизируемое) и приемник синхросигнала,

Входные цифровые сигналы имеют одинаковую для всех тактовую частоту F, т.е. являются синхронными (их частотная синхронизация осуществляется традиционными средствами на предыдущем этапе обработки сигналов). Однако их фазы являются случайными величинами, т.е. сигналы не синфазны. Задача прототипа - произвести взаимное фазирование этих сигналов.

В прототипе в процессе фазирования (синхронного фазового сопряжения) в каждый информационный цифровой сигнал вводится синхросигнал, занимающий несколько тактовых интервалов (например, 8 тактовых периодов Т). Этот синхросигнал разделяет информационный сигнал на циклы и используется для цикловой синхронизации. После прерывания для вхождения в режим фазирования в прототипе необходимо выделить и проанализировать несколько синхросигналов (три-четыре в среднем), т.е. затратить на это столько же циклов цифрового сигнала, каждый из которых включает Р символов (например, Р 1024).

Следовательно, затраты времени на фазирование составляют в прототипе 4Р тактов, или 4РТ секунд, т.е. довольно значительную величину. Таким образом, недостаток прототипа заключается в большом времени вхождения в режим фазирования (времени фазирования).

Цель изобретения - повышение быстродействия за счет сокращения времени фазирования интерфейса

Сущность изобретения заключается в разделении процесса фазирования на две последовательные стадии: сначала грубую коррекцию фазы (с точностью до половины тактового интервала), а затем точную подстройку фазы в пределах выбранной половины тактового интервала с ошибкой, равной разбросу dt в быстродействии однотипных триггере параллельного регистра, осуществляющих точное фазирование по единому для них тактовому сигналу.

На фиг,1 изображена функциональная схема предлагаемого многоканального интерфейса (на которой отмечены характерные точки, А, Б, В, Г, Е, Л. М, Н, X схемы), на фиг.2 - схема формирователя импульсов; на фиг.З - анализатор сигнала; на фиг.4 - корректор фазы; на фиг.5 - блок определения приоритета; на фиг.6 - блок коммутации; на фиг.7 - временные диаграммы сигналов в указанных характерных точках схемы (диаграммы помечены теми же символами); на фиг,8 - временные диаграммы в тех же характерных точках, обобщенные по всем каналам интерфейса

Многоканальный интерфейс (фиг.1) содержит в каждом i-м канале 1,1 (I 1k,

k 1) формирователь 2.I импульсов, вход которого является i-м входом интерфейса, информационный выход формирователя 2.I импульсов соединен с первым входом корректора 3.1 фазы, тактовый выход формирователя 2.1 импульсов подключен к первому входу фазового компаратора 4.1 и второму входу корректора 3.1 фазы, а также блок 7 определения приоритета, блок 8 коммутации и блок 9 точного фазирования, а в 1-й канал - переключатель 6.1 и анализатор 5.1 сигнала, первый вход которого подключен к информационному выходу формирователя 2.1 импульсов, первый и второй выходы корректора 3.1 фазы и выход фазового компаратора 4 i соединены соответственно с первым и вторым информационными и управляющим входами переключателя 6.1, выход которого подключен к i-му информационному входу блока 9 точного фазирования, выходы которого являются соответствующими выходами интерфейса,, выходы анализаторов 5 i сигнала первого - k-ro каналов подключены к соответствующим входам блока 7 определения приоритета, первый - k-й выходы которого соединены с соответствующими управляющими входами блока 8 коммутации, первый - k-й информационные входы которого подключены к

тактовым выходам формирователей 2.1 импульсов соответствующих каналов, выход блока 8 коммутации соединен с тактовым входом блока 9 точного фазирования и вторым входом фазового компаратора 4.1 и анализатора сигнала в i-м канале

Формирователь 2 импульсов (фиг.2) содержит D-триггер 10, информационный D-вход которого подключен к входу формирователя 2. а прямой выход - к первому выходу А формирователя 2, и выделитель 11 тактового сигнала (ВТС), вход которого подключен к входу формирователя 2 импульсов, а выход - к тактовому С-входу D-триггера 10

и второму выходу Б формирователя 2 импульсов.

Формирователь 2 импульсов предназначен для восстановления (регенерации) искаженных импульсов информационного сигнала до прямоугольных импульсов А и

выделения из входного сигнала импульсов Б тактового сигнала.

Выделитель 1fтактового сигнала (ВТС) содержит последовательно соединенные дифференциатор, вход которого подключен к вхбду ВТС 11, ждущий мультивибратор, резонансный узел, регулируемый фазовращатель и амплитудный органичитель, выход которого подключен к выходу ВТС 11.

Входной информационный сигнал, поступающий в ВТС 11, фронтом каждого своего импульса формирует в дифференциаторе короткий импульс, запускающий мультивибратор. Длительность этого импульса равна Т/2, где Т 1 /F - период тактового сигнала с частотой F. При такой длительности спектральная плотность выходного сигнала мультивибратора имеет максимум на частоте F. Этот сигнал раскачивает резонансный узел (усилитель с контуром, настроенным на частоту F), гармонический сигнал которого через фазовращатель поступает в ограничитель (усилитель-ограничитель), преобразующий его в прямоугольные импульсы тактового сигнала Б с частотой F и длительностью Т/2 (скважностью 2). Фаза этого сигнала устанавливает формирователь так, чтобы фронты импульсов выходных сигналов А и Б совпадали.

Анализатор 5 сигнала (фиг.З) содержит двоичный счетчик 12 до N 2П (где п -число разрядов счетчика), установочный R-вход которого подключен к 1-му входу А анализатора 5 сигнала, элемент И-НЕ 13, первый вход которого подключен к второму входу Бо анализатора 5 сигнала, а выход - к счетному С-входу счетчика 12, многоходовый элемент И-НЕ 14, входы которого порознь подключены к разрядным выходам счетчика 12, а выход - к второму входу элемента И-НЕ 14 и к выходу анализатора 5 сигнала.

Анализатор 5 сигнала предназначен для выявления наличия или отсутствия цифрового сигнала А (фиг 6, режимы а или б) на его первом входе А при постоянном поступлении на его второй вход Б0 гарантированного тактового сигнала Б0.

В режиме а каждый импульс информационного сигнала А поступает на R-вход счетчика 12 и устанавливает его в нулевое состояние, которое фиксируется многовхо- довым элементом И-НЕ 14 как сигнал его выходе В. поступающий на второй вход элемента И-НЕ 13 и разрешающий прохождение через него тактовых импульсов Бо. Тактовые импульсы Б0 подаются на С-вход счетчика 12, т.е. в промежутках между соседними импульсами информационного сигнала А (на R-входе счетчика 12).

На каждый такой промежуток в сигнале А приходится не более L тактовых импульсов Бо, где L - максимально возможное количество О, следующих непрерывно один

5 за другим в информационном сигнале А (L N). Поэтому счетчик 12 никогда не успевает (в режиме а) досчитать до конца, т.е. до N (когда на всех его выходах должны установиться значения 1), и всегда сбра0 сывается очередным импульсом А, так что на всех его выходах никогда в таком режиме не появляются одновременно значения 1. Следовательно, на выходе многовходового элемента И-НЕ 14 и на выходе В анализато5 ра 5 сигнала в режиме а всегда устанавливается сигнал Г1, свидетельствующий о наличии информационного сигнала А на первом входе анализатора 5.

В режиме б сигнал А отсутствует, так

0 что состояние О на R-входе счетчика 12 разрешает ему производить счет тактовых импульсов Бо до значения N 2, т.е. до установления на всех его выходах состояния 1 одновременно, когда на выходе В

5 многовходового элемента И-НЕ 14 устанавливается сигнал О, запрещающий прохождение тактовых импульсов Б0 через элемент И-НЕ 13. Тем самым счетчик оказывается остановленным в заполненном

0 состоянии, которое сохраняется в течение всего режима б, при котором на выходе В анализатора 5 сформирован сигнал О, свидетельствующий об отсутствии сигнала А на первом входе анализатора 5.

5 Таким образом, в зависимости от наличия или отсутствия информационного сигнала А на первом входе А (т.е. в режимах а или б) анализатор 5 однозначно формирует на своем выходе В сигнал В 1 или В О

0 соответственно.

Корректор 3 фазы (фиг,4) содержит первый D-триггер 15.1, у которого информационный 0-вход и прямой выход подключены соответственно к первому входу А и перво5 му выходу Л корректора 3 фазы, элемент НЕ 16, вход которого подключен к второму входу Б корректора 3 фазы, а выход - к тактовому С-входу первого триггера 15.1, второй D-триггер 15.2, D-вход которого подключен

0 к прямому выходу первого триггера 15.1, а С-вход и прямой выход соответственно к второму входу Б и вк сроху выходу М корректора 3 фазы,

Корректор 3 фазы предназначен для

5 подготовки предварительного (грубого) фазирования информационного сигнала А (с точностью до половины Т/2 тактового периода), Для этого очередной информационный символ А (фиг.7) отрицательным фронтом (спадом) тактового импульса Б через элемент НЕ 16 записывается в первый D-триг- гер 15.1. Через Т/2 положительным фронтом следующего тактового импульса Б этот же информационный символ А записывается во второй D-триггер 15,2. В результате на первом и втором выходах Л и М корректора 3 фазы появляются копии Л и М символа А, сдвинутые на Т/2 (на втором выходе позднее, чем на первом).

Фазовый компаратор 4 выполнен в виде D-триггера, у которого D-вход, С-вход и прямой выход являются соответственно первым входом Б, вторым входом Бо и выходом Г компаратора 4. Если на его первом и втором входах Б и Бо фазы Ф и Ф0 тактовых сигналов Б и Бо находятся в соотношениях Ф Ф0 или Ф Ф0, то на выходе Г компаратора 4 сигнал Г 1, если же Ф Фо, то Г 0. Это справедливо (как в данном предложении) для синхронных сигналов одинакового вида (прямоугольные импульсы частоты F со скважностью два). Будем называть сигнал Бо (на С-входе триггера) и его .фазу Ф0 опорными, а сигнал Б (на D-входе триггера) и его фазу Ф исследуемыми. Для таких сигналов достаточно рассматривать разницу в их фазах в пределах ±Т/2, где Т 1 /F - период сигналов. Если для фиксированного импульса Бо его фронт совпадает по времени с вершиной импульса Б или его фронтом (по другому - с уровнем 1 или положительным перепадом уровней сигнала Б), то триггер устанавливается в единичное состояние, а на его прямом выходе появляется сигнал Q 1. В этом случае говорят, что сигнал Б опережает сигнал Бо или синфазен ему, т.е. Ф Ф0 или Ф Ф0. Если же фронт Бо совпадает с интервалом между импульсами Б (с уровнем О), то триггер устанавливается в состояние 0 0, при этом считают, что сигнал Б отстает от сигнала Бо, т.е. Ф Фо. Этим объяснено формирование указанных выше выходных сигналов Г фазового компаратора 4,

Переключатель б содержит первый и второй элементы И, у которых первые входы подключены соответственно к первому и второму входам переключателя б, а вторые входы соответственно непосредственно и через элементы НЕ - к управляющему входу переключателя б, и элемент ИЛИ, входы которого порознь подключены к выходам первого и второго элементов И, а выход - к выходу переключателя 6.

Управляющий сигнал 1 или О разрешает прохождение на выход Н переключателя 6 сигнала с первого или второго его входа (Л или М).

Блок 7 определения приоритета (фиг.5) имеет к входов B.I (i 1...k) k выходов E.I и

содержит k элементов И-НЕ 17.1 (каждый из которых является к-входовым)и k элементов НЕ 18.i, входы которых подключены к выходам одноименных (по номеру) элементов ИНЕ 17.1, а выходы- к одноименным выходам ЕЛ блока 7, В -м элементе И-НЕ 17.1(1 1...k) 1-й вход подключен к i-му входу B.I блока 7, выход - к i-м входам остальных k-1 элементов И-НЕ 17.JQ U 1...k-1).

Входные сигналы B.i блока 7 образуют k-символьную комбинацию двоичных символов типа 1101...1001, в которой символы 1 и О отвечают действующим (активным) в данный момент и бездействующим (пассивным) каналам 1.1, а место символа в комбинации определяет номер f канала 1.1. Тем самым эта комбинация определяет мгновенную рабочую ситуацию в схеме интерфейса. Блок 7 определения приоритета

предназначен для гарантированного выбора лишь одного номера 10 канала 1,10 из числа только действующих каналов 1.1 (i 1...ko, k0 k), в которых выделены тактовые сигналы Б..

В начальный момент (при включении),

если все входные сигналы BI 1 (все каналы - активные), а также если один или несколько каналов имеют входные сигналы Bj 0 (каналы пассивные), то активные

каналы 1 i оказываются в состоянии соревнования и их элементы И-НЕ 17.i стремятся сформировать на своих выходах сигналы О. Это удается лишь одному из них 17.10 (по случайным обстоятельствам, связанным

с разбросом в быстродействии однотипных элементов). Его выходной сигнал О поступает на один из входов (i 10) каждого из остальных элементов И-НЕ 17.i (i 10) и вместе с сигналами B.i 1 образует на входах каждого из них смешанную комбинацию из одного О для i lo и остальных 1 для (активных каналов) или двух О для I 10, и j и остальных 1 для (пассивных каналов). Эта комбинация определяет их выходные

сигналы, ровные 1, которые подаются на k-1 входов этого одного элемента И-НЕ 17.1о и вместе с его входным сигналом В10 1 образуют на его входах однородную комбинацию из k символов 1. Это состояние блока 7 приоритета является устойчивым, в котором (после инвертирования в элементе НЕ 17,1) на одном его выходе сигнал Е10 1, а на остальных k-1 выходах ( 1о).

Когда один или несколько каналов 1.J перестают быть активными, возможны две ситуации. Если среди них не оказывается канала 1.10, являющегося ведущим для остальных (для которого Е10 1), то состояние

блока 7 приоритета остается устойчивым с прежним приоритетом для номера 10. Если же среди отказавших каналов оказывается ведущий 1.1 о, то сразу же (с момента его отказа) элементы И-НЕ 17.1 активных каналов 1.1 (I - 1...k0, ko к) вступают в новое соревнование, аналогичное описанному выше. В результате устанавливается состояние блока 7 с новым значением 10, для которого опять сигнал Е10 1, а остальные Ei-0(l/ 10).

Таким образом, в любой рабочей ситуации сигнал 1 устанавливается только на одном выходе блока 7 определения приоритета (имеющем номер 10), а на k-1 остальных его выходах сигналы равны О. Этим, во-первых, гарантируется постоянное наличие в схеме интерфейса тактового сигнала для обслуживания остальных блоков и, во-вторых, исключается влияние бездействующих (или отказавших) каналов на работу схемы.

Блок 8 коммутации (фиг,6) содержит k элементов И 19.i (i 1...k), первые входы которых подключены к соответствующим k входам Б I блока 8 коммутации, а вторые входы - к соответствующим k управляющим входам EI блока 8 коммутации, и k-входовый элемент ИЛИ 20, входы которого порознь подключены к выходам элементов И 19.1, а выход - к выходу Б0 блока коммутации.

Блок 8 коммутации предназначен для обеспечения интерфейсу гарантированного тактового сигнала Б0, который выделяется блоком 8 коммутации из тех входных тактовых сигналов Б1, которые отвечают только активным каналам. Гарантия обеспечена структурой управляющих сигналов EI блока 8 коммутации, имеющей вид 00100.,.000, в которой есть лишь один символ 1, отвечающий одному из активных каналов (см. выше объяснения работы блока 7 определения приоритета).

Блок 9 точного фазирования имеет k входов, k выходов и тактовый вход. Он выполнен в виде параллельного регистра, содержащего k разрядов (триггеров), информационные D-входы которых подключены к входам блока 9, прямые выходы - к выходам блока 9, а тактовые С-входы - к тактовому входу блока 9 точного фазирования.

Функциональное назначение блока 9 точного фазирования отражено в его названии. На его входы поступают копии HI информационных сигналов А для активных каналов 1.1 (I 1...k) или О для пассивных каналов 1.i Q 0- Эти копии в процессе предварительного грубого фазирования выровнены по фазе с точностью до полутакта (Т/2) Поскольку триггеры тактируются

единым для них тактовым сигналом Бо, на их выходах формируются точносфазирован- ные между собой информационные сигналы XI для активных каналов 1.1 и сигналы XJ - О

для пассивных каналов 1.J. Точность фазирования равна разбросу dt в быстродействии однотипных триггеров регистра.

Многоканальный интерфейс работает следующим образом.

В пояснениях работы для краткости приняты термины: сигнал А, импульс А, команда А (вместо развернутого выражения сигнал, полученный на выходе формирователя) а также вход А, выход А с испольэованием одинаковых символов А для обозначения характерных точек схемы (фиг, 1-6) и сигнальных диаграмм (фиг.7).

Входные сигналы параллельного многоканального интерфейса, поступающие одповременно в его каналы 1.1 (I 1...k, k 1), представляют собой цифровые сигналы, несущие информацию из отдаленных источников. На предварительном этапе обработки они синхронизируются между собой по частоте традиционными средствами. Импульсы входных сигналов искажены по форме (размыты), а их фронты для разных каналов не совпадают между собой на временной оси, т.е. сигналы разных каналов расфазированы.

Таким образом, входные сигналы интерфейса являются синхронными (имеющими одинаковые тактовые частоты F), но несинфазными.

Задача интерфейса - осуществить их взаимное фазирование (фазовое сопряжение) за достаточно короткое время с максимальной точностью.

Для решения этой задачи в интерфейсе

организуется несколько подготовительных операций. Прежде всего необходимо восстановить форму импульсов поступающих цифровых сигналов и получить в каждом канале 1.1 регенерированный информационный сигнал A.I, а также выделить из него соответствующий тактовый сигнал Б1 и сфа- зировать его с сигналом Ai. Эти операции производятся автономно в каждом канале 1.1 и осуществляются формирователем 2.1

импульсов (действие которого описано выше).

Далее нужно обеспечить работоспособность интерфейса в ситуациях, когда перестает поступать информация в отдельные

каналы 1.J Q 1...k-2, j i), например, вследствие аварии на отдельном участке тракта или в плановом порядке. Чтобы это не оказало влияния на действие оставшихся каналов 1.1 (I & j), в интерфейсе предусматривается получение гарантированного тактового сигнала Б0, общего для всех каналов 1.1. Для этого служат анализаторы Б.1, блок 7 определения приоритета, блок 8 коммутации.

Эти подготовительные операции обеспечивают проведение основной операции - взаимного фазирования информационных сигналов А, которое осуществляется в виде двух последовательных стадий. Сначала производится предварительное грубое фазирование (с точностью до Т/2, где Т 1/F - период тактового сигнала) автономно в каждом канале с помощью фазового компаратора 4.I, корректора 3.1 фазы и переключателя 6.I, а затем - окончательное точное фазирование полученных сигналов Hf для всех каналов 1.1 одновременно с помощью триггеров блока 9 точного фазирования, тактируемых общим сигналом Бо, полученным ранее (при этом ошибка фазирования не превышает разброса в быстродействии однотипных триггеров). Попутно интерфейсе реализуется выполнение вспомогательных (диагностических) функций - выявление (и индикация) номеров действующих (I) и бездействующих 0) в данный момент каналов, а также выявление (и индикация) среди активных каналов номера 1о канала, в котором тактовый сигнал выбран в качестве ведущего сигнала Б0 для остальных каналов. Эта информация является основой для следующей классификации каналов по критерию наличия или отсутствия в них информационных сигналов и по роли в них гарантированного тактового сигнала Б0:

КАНАЛЫ; АКТИВ-ПАССИВНЫЕ 1.1HblE1.j()

В еду щи и (f 10) Ведомые ( о)

Решение основной задачи - точного взаимного фазирования информационных Сигналов Ai (I 1...k) связано с необходимостью иметь некоторый общий опорный сигнал, по которому можно подстраивать фазы сигналов AI, Если в качестве опорного выбрать один из сигналов At, то нет гарантии его постоянного существования из-за возможных прерываний. Другой вариант решения этой подзадачи заключается в использовании отдельного генератора тактового сигнала стабильной частоты F. Такую стабилизацию можно обеспечить постоянной подстройкой его частоты по одному из сигналов Af, наличие которого не гарантировано. Следовательно, и этот вариант отпадает.

В данном предложении с учетом синхронности исходных информационных сигналов в качестве опорного используется один из выделенных тактовых сигналов Б1. Номер 10 этого сигнала (т.е. номер канала 1.1 о) автоматически выбирается из числа 5 только действующих в данный момент каналов 1.1, а бездействующие каналы 1.J Q & I) в процедуре выбора не участвуют (заблокированы). Тем самым исключается возможность отказа интерфейса в случае прекращения

0 поступления одного или нескольких входных сигналов и гарантируется постоянное наличие опорного сигнала Б0 с частотой F для подстройки по нему фаз всех информационных сигналов. Для обеспечения такой

5 гарантии состояние всех каналов 1.1 интерфейса постоянно исследуется анализаторами 5.1 сигнала на активность, т.е. на наличие или отсутствие в них информационных сигналов Ai (детали этого анализа см. выше).

0 Результаты исследования для каждого тактового периода постоянно вырабатываются на выходах Bi анализаторов 5.1 в виде сигналов Bi 1 для активных каналов 1.1 и BJ 0 для пассивных каналов 1 j 0 I).

5 Эти сигналы Bi и Bj, образующие в совокупности комбинацию типа 1101001 со случайным распределением однотипных символов, поступают одновременно на входы блока 7 определения приоритета, в кото0 ром по случайному закону осуществляется выбор лишь одного номера 10 из номеров только действующих каналов 1л и формируется на его выходах El (i 1...k) набор сигналов Ei, образующих комбинацию типа

5 0100000. В этой комбинации место единственного символа 1 определяет номер 10 того канала 1.10, который предназначен быть ведущим (опорным) для остальных каналов 1,1 (I 10). Полученные сигналы Ei

0 подаются на управляющие входы Ei блока 8 коммутации, который по командам Ei подключает на свой выход Бо один из тактовых сигналов 51, постоянно присутствующих на его входах Б1. При этом выбор сигнала Ва из

5 Б производится, как указано выше, из числа только действующих в данный момент каналов 1,1 в соответствии с выбором номера 1о блоком 7 определения приоритета, т.е. Бо Б10.

0 В случае прекращения поступления одного или нескольких входных сигналов, если их номера j не совпадают с номером 10 ведущего канала, выбранного блоком 7 определения приоритета, работа интерфейса

5 в целом продолжается без изменений, т.е. выбывшие из строя каналы не оказывают на нее влияния.

Если же прекращает поступать сигнал А1о ведущего канала 1.10, то соответствующий анализатор 5.10 изменяет свой выходной сигнал В10 с 1 на О. Тем самым изменяется комбинация входных сигналов BI блока 7 определения приоритета, причем это изменение является для него фундаментальным, поскольку затрагивает номер 1о ведущего канала 1.10 (в отличие от предыдущих случаев, в которых изменения рабочей ситуации не охватывают ведущего канала 1.10 и поэтому не являются определяющими), При таком изменении сигналов Bi (I 1...k) блок 7 определения приоритета в том же такте производит новый выбор номера 1о ведущего канала из числа активных в данный момент, на его выходах сразу же формируется новая комбинация сигналов EI, дающая команду блоку 8 коммутации на подключение к его выходу нового тактового сигнала Б0 из числа сигналов Б1, имеющихся в данный момент.

Таким образом, в любой рабочей ситуации, т.е. при любой комбинации активных и пассивных каналов и при любом ее изменении, в интерфейсе гарантировано получение всегда действующего сигнала Б0. Тем самым исключено влияние изменений внешней ситуации на функционирование интерфейса.

Грубое фазирование является предварительной стадией последовательного двухстадийного процесса и производится автономно в каждом активном канале 1.1 с помощью фазового компаратора 4.1, корректора 3.1 фазы и переключателя 6.К Характер этого предварительного фазирования определяется фазовой ситуаций в отдельном канале 1.1. которую устанавливает фазовый компаратор 4.1 по отношению к фазе Ф0 гарантированного тактового сигнала . Здесь следует повторно подчеркнуть, что в отдельно взятом активном канале 1.1 информационный сигнал AI и отвечающий ему тактовый сигнал Б всегда сфазированы, т.е. фронты их импульсов имеют общую одинаковую фазу Ф1 Относительно сигнала Б0 сигнал Ai (и сигнал Bi) может опережать его (т.е. Ф1 Ф0), может иметь с ним одинаковую фазу (Ф Фо) и может отставать от него (Ф1 Ф0). Случаи (1). (2) и (3) далее разбираются отдельно (см. фиг.7). Указанные термины, характеризующие положение импульсов Б и Бо на временной оси, нуждаются в пояснении. Учитывая, что скважность всех тактовых импульсов установлена равной двум (см. выше), при рассмотрении их фазовых (временных) различий можно ограничиться пределами ± Т/2 (где Т 1 /F - их период), т.е. рассматривать положение фронта импульса 5i относительно фронта ближайшего (из двух соседних) импульса Бо,

фронт которого отстоит от фронта Б не более чем на Т/2. Следовательно, выражение сигнал Б опережает (отстает) сигнал Б0 означает, что сигнал Б сформирован или поступает для обработки раньше (позже) сигнала Бо не более чем на Т/2.

В каждом канале 1,1 фазовый компаратор 4.1 выполнен в виде D-триггера, у которого на D-вход поступают собственные

тактовые импульсы Б1, на С-вход-импульсы Бо гарантированного тактового сигнала, а на выходе П формируется сигнал 1 или О, характеризующий фазовое положение Б относительно Б0, т.е. фазовую ситуацию

в канале 1.1, В зависимости от этой ситуации сигнал П управляет состоянием переключателя 6.1, который пропускает на свой выход Н) либо Л1 (если Г 1), либо Mi (если П 0).

Вместе с тем независимо от фазовой ситуации в канале 1 i корректор 3.I фазы вырабатывает на своих выходах Л1 и Ml две копии информационного сигнала Ai (см. выше), сдвинутые относительно друг друга на

половину Т/2 тактового периода Т, причем копия Mi всегда отстает от копии Л (и обе они отстают от исходного сигнала А также на Т/2).

Рассмотрим возможные ситуации более

подробно (фиг.7).

Случай (1): Ф1 Ф0, 0 Ф1 - Ф0 Т/2, т.е. сигнал Б( опережает сигнал Б0 (при этом копия Л отстает от Б0, а копия Mi опережает его, так как рассматривается интервал

±Т/2 от фронта сигнала Б0). В этом случае фронт каждого импульса Б0 совпадает по времени с вершиной импульса Б1 (т.е. с уровнем 1), поэтому фазовый компаратор 4.1 вырабатывает сигнал П 1, дающий команду переключателю 6.1 на пропускание сигнала Л1 с его первого (верхнего) входа, так что его выходной сигнал Hi Л1. Этим завершается грубое фазирование. С учетом отставания копии Л1 от исходного оригинала А на

Т/2 можно заключить, что грубое фазирование в случае (1) занимает половину тактового периода Т, т.е. время 31 Т/2.

Случай (2): Ф Ф0, Фо - Ф 0, т.е. фронт каждого импульса Бо совпадает по

времени с фронтом каждого импульса Б1.

Следовательно, в этом случае (к которому всегда относится, в частности, фазовая ситуация в ведущем канале 1.1о) на выходе фазового компаратора 4.I формируется (как и в предыдущем случае) сигнал П 1, заставляющий переключатель 6.1 пропускать также копию Л1, т.е. опять HI Л1. так что на грубое фазирование опять тратится время S2 Т/2.

Случай (3): Ф1 Ф0, 0 Ф0 - Ф ST/2, т.е. сигнал Б отстает от сигнала Б0 (при этом копия Л1 опережает Б0, а копия Mi отстает от него). В этом случае фронт каждого тактового импульса Бо совпадает по времени с интервалом между импульсами Б (т.е. с уровнем О), поэтому фазовый компаратор 4,1 вырабатывает сигнал П 0, Этот сигнал дает команду переключателю 6.1 на пропускание сигнала Mi с его второго (нижнего) входа, так что его выходной сигнал HI Mt. Поэтому в случае (3) грубое фазирование требует целого тактового периода Т, т.е. время S3 Т.

Рассмотренные случаи исчерпывают возможные фазовые ситуации в отдельном активном канале (включая ведущий). Видно, что на выходе переключателя 6.1, осуществляющего грубое фазирование, формируется копия Hi сигнала Ai, отстающая от него не более чем на Т/2 в случаях (1) и (2) и не более чем на Т в случае (3). Соответственно этому определяется и время, необходимое для грубого фазирования,

Механизм грубого фазирования в активных каналах поясняется табл.1.

Дальнейшее рассмотрение механизма грубого фазирования проведем на примере равномерного распределения временных (фазовых) сдвигов сигналов Ai в каналах 1.1 по отношению к каналу 1.10, i io (фиг,8) (проводимое рассмотрение справедливо для любого закона распределения упомянутых сдвигов).

Так как копии ЛI и Mi сигнала AI получены путем сдвига сигнала AI на Т/2 и Т соответственно, то и закон распределения временных (фазовых) сдвигов копий Л и Ml остается тем же, что и у сигналов AI.

На выход канала 1. проходит копия Л или Mi в зависимости от случая 1, 2 или 3, имеющего место в данном канале (HI Л или HI Mi). В результате этого закон распределения временных (фазовых) сдвигов сигналов HI отличается от закона распределения их для сигналов Ai. Сдвиги концентрируются в пределах временных интервалов, равных Т/2, В других временных интервалах, равных Т/2, сигналы Hi сохраняются неизменными (т.е. сохраняются состояния О или 1).

В этих временных интервалах осуществляется тактирование оконечных триггеров блока 9 точного фазирования.

Стадия точного фазирования является завершающей и производится одновременно для всех активных каналов 1,1 посредством синфазного тактирования всех оконечных триггеров блока 9 единым для

них гарантированным тактовым сигналом Б0. При указанных выше фазовых ситуациях в канале процесс точного фазирования име ет свои особенности. Заметим, что во всех

случаях сигнал HI представляет собой после грубого фазирования копию сигнала AI, отстающую от него на различное время (S1, S2, S3) для разных случаев,

Случай (1): Ф Ф0, сигнал AI опережает

0 на время t Т/2, а его копия Ht Л отстает

на время t T/2-t (после полутакта задер- жки в первом триггере 15.1 корректора 3.1

фазы, фиг.4). Фронт импульса Б0 совпадает

с вершиной импульса Hi, которая продлева5 ется триггером блока 9 до следующего фронта Б0. Значит, сигнал HI задерживается триггером блока 9 на время t1 Т -1 Т/2 + t , Поэтому полное время фазирования (грубого и точного) составляет Т1 S1 + t1

0 Т/2 + Т/2 + t1 Т + t ЗТ/2.

Случай (2): Ф1 Ф0, сигнал AI - синфазный относительно Б0, а его копия HI Л1 после полутакта задержки в корректоре 3.1 фазы - несинфазна сигналу Б0 (отстает от

5 него на Т/2). Фронт импульса Б0 совпадает с вершиной импульса HI, которая фиксируется триггером блока 9 до следующего фронта Бо, так что полное время фазирования составляет Т2 S2 + t2 Т/2 + Т/2 Т.

0 Случай (3): Ф1 Ф0, сигнал Ai отстает от сигнала Б0 на время t Т/2, а его копия Hi Mi отстает от Б0 на время t + Т (после двух полутактов задержки в первом и втором триггерах 15.1 и 152 корректора 3.1,

5 фиг.4), т.е. относительно следующего через Т импульса Бо - на время t . Фронт импульса БО совпадает с вершиной импульса HI, которая растягивается триггером блока 9 до следующего фронта Б0. Значит, сигнал HI

0 задерживается триггером блока 9 на время t3 T-t . Поэтому полное время фазирования составляет T3 S3 + t3 T + T-t 2Т - t 2Т.

Процесс точного фазирования во всех

5 активных каналах 1.1 определяется ведущим тактовым сигналом Бо. постоянно поступающим на С-входы триггеров блока 9. Под действием этого сигнала Б0 на их выходах XI формируются для всех информационных

0 сигналов Ai их копии XI, фронты и спады которых в разных каналах совпадают между собой (с точностью работы однотипных триггеров). Тем самым обеспечивается процесс точного фазирования информацион5 ных сигналов и как результат - синфазность выходных сигналов XI.

Как уже отмечалось ранее, возможны , рабочие ситуации, когда в один или несколько каналов 1.J перестает поступать информация. Если при этом среди номеров j

отказавших каналов нет номера 10 ведущего канала 1.10, то на работе оставшихся ак- /гивных каналов 1.1 (I j) это не сказывается. На активных выходах формируются точно сфазированные информационные сигналы XI, а на пассивных выходах - сигналы XJ О

.

В случае, когда среди номеров j отказавших каналов 1 ,j оказался номер 10 ведущего канала 1.1о, последний утрачивает свою роль. Эту роль в течение того же такта пере- хватываетодин из активных каналов 1.1 (I J), в которых устанавливается режим синфаз- ности по описанному выше сценарию, а на новом пассивном выходе устанавливается сигнал Xj 0 (как в предыдущем случае).

При восстановлении активности одного из пассивных каналов 1J повторяются процессы формирования диагностических сигналов Bi 1 и П 0 заменено на I) и информацией- ных сигналов Ai, Л, Mi, Hi, завершающиеся получением выходного сигнала Xi, синфазного остальным выходным сигналам,

Приведенное выше подробное описание работы всех отдельных блоков, их групп и интерфейса в целом во всех рабочих ситуациях (учитывающих разделение каналов на пассивные и активные, в частности на ведущий и ведомые) для всех случаев (1), (2), (3) соотношения фаз ведомого (Ф) и ведущего (Фо) каналов (сигналов) позволяет представить результаты по времени фазирования и точности этих процессов в виде табл.2 (в которой обозначено: Т 1 /F - тактовый период всех сигналов; t - время опережения (отставания) сигнала Ai относительно сигнала Б0; dt - величина разброса в быстродействии однотипных триггеров).

Анализ этих результатов показывает (с учетом величины t Т/2), что во всех рас- смотренных случаях полное время фазирования не выходит за пределы 2Т с, а ошибка фазирования не превышает dt с.

Таким образом, процессы фазирования во всех каналах 1.1 адаптированы к ведуще- му (опорному) тактовому сигналу Б0, наличие которого гарантировано в интерфейсе в любых ситуациях. Медленнее изменение (плавание) фазы сигнала Б0 вызывает такое же плавание фаз остальных сигналов, кото- рое происходит синфазно с Б0 и не сказывается на времени фазирования. Резкое изменение фазы сигнала Б0, вызванное прекращением поступления ведущего информационного сигнала А10.(являющегося источником для Бо), может быть лишь малым (поскольку все сигналы синфззны) и приводит после перевыбора Б0 к такому же изменению фаз выходных сигналов XI в том же

такте, в котором произошло прерывание сигнала А10.

Таким образом, в любом случае процессы фазирования и автоматическая перенастройка интерфейса осуществляется не более чем на два тактовых периода. При этом утеря активности некоторыми каналами не оказывает влияния на работоспособность каналов, оставшихся активными.

При эксплуатации интерфейса всегда полезно иметь представление о его состоянии в целом, т.е. знать, какие из его каналов являются в данный момент активными (действующими), какие - пассивными (бездействующими, например аварийными), какой, из активных каналов выполняет функцию ведущего. Для решения этой диагностической задачи используются сигналы, постоянно вырабатываемые блоками интерфейса.

Набор сигналов Bi (I 1,.,k) на выходах анализаторов 5.I представляет собой комбинацию символов типа 11001001, в которой место символа определяет номер канала, а его значение - активность канала (1 - активный, О - пассивный). Другой набор сигналов Ei на выходах блока 8 приоритета типа 0100000 указывает (по месту символа 1) номер 10 ведущего канала. Кроме того, для пассивных каналов на их выходах вырабатываются сигналы XI 0, поступающие далее в ЭВМ и указывающие ей на невозможность использовать эти каналы.

На панели интерфейса смонтированы два параллельных ряда индикаторов (свето- диодов), пронумерованных от 1 до k. Индикаторы одного ряда порознь подключены к точкам Bi схемы, а индикаторы другого ряда - к точкам Ei (фиг.1). Их состояние в данный момент дает полную информацию о текущем состоянии интерфейса, т.е. решает указанную диагностическую задачу.

Формула изобретения 1. Многоканальный интерфейс, содержащий в i-м канале (i 1...k, k 1) формирователь импульсов, вход которого является i-м входом интерфейса, информационный выход формирователя импульсов соединен с первым входом корректора фазы, тактовый выход формирователя импульсов подключен к первому входу фазового компаратора и второму зходу корректора фазы, отличающийся тем, что, с целью повышения быстродействия за счет сокращения времени фазирования интерфейса, в него введены блок определения приоритета, блок коммутации и блок точного фазирования, а в 1-й канал - переключатель и анализатор сигнала, первый вход которого подключен к информационному выходу

формирователя импульсов, первый и второй выходы корректора фазы и выход фазового компаратора соединены соответственно с первым и вторым информационными и управляющим входами переключателя, выход которого подключен к l-му информационному входу блока точного фазирования, выходы которого являются соответствующими выходами интерфейса, выходы анализаторов сигнала первого - k-ro каналов подклю- чены к соответствующим входам блока определения приоритета, первый - k-й выходы которого соединены с соответствующими управляющими входами блока коммутации, первый - k-й информационные входы которого подключены к тактовым выходам формирователей импульсов соответствующих каналов, выход блока коммутации соединен с тактовым входом блока точного фазирования и вторыми входами фазового компаратора и анализатора сигнала в f-м канале.

. 2. Интерфейс поп.1, отличающий- с я тем, что анализатор сигнала содержит первый и второй элементы И-НЕ и счетчик импульсов, вход обнуления которого является первым входом анализатора, первый вход первого элемента И-НЕ является вторым входом анализатора, выход первого элемента И-НЕ подключен к счетному вхо-

ду счетчика импульсов, выходы которого соединены с соответствующими входами второго элемента И-НЕ, выход которого подключен к второму входу первого элемента И-НЕ и является выходом анализатора.

3,Интерфейс поп.1,отличающий- с я тем, что корректор фазы содержит первый и второй триггеры и элемент НЕ, информационный вход первого триггера является первым входом корректора, вход элемента НЕ объединен с тактовым входом второго триггера и является вторым входом корректора, выход элемента НЕ соединен с тактовым входом первого триггера, выход которого подключен к информационному входу второго триггера и является первым выходом корректора, выход второго триггера является вторым выходом корректора.

4.Интерфейс по п.1. о т л и ч а ю щ и й- с я тем, что блок определения приоритета содержит первый - k-й элементы НЕ и первый - k-й элементы И-НЕ, первые входы которых являются соответственно первым - k-м входами блока, выход 1-го элемента И- НЕ подключен к входу 1-го элемента НЕ и соответствующему входу каждого из остальных элементов И-НЕ, выходы первого-k-ro элементов НЕ являются соответственно первым - k-м выходами блока.

Изобретение относится к вычислительной технике. Его использование для фазового сопряжения ЭВМ с синхронными источниками несинфазных цифровых сигналов позволяет повысить быстродействие за счет сокращения времени фазирования интерфейса. Многоканальный интерфейс содержит в каждом канале 1 формирователь 2 импульсов, корректор 3 фазы и фазовый компаратор 4. Благодаря введению блока 7 определения приоритета, блока 8 коммутации и блока 9 точного фазирования, а в каждый канал 1 - анализатора 5 сигнала и переключателя 6 в многоканальном интерфейсе процесс фазирования разделяется на грубую коррекцию фазы (с точностью до половины тактового интервала) и точную подстройку фазы с ошибкой, равной разбросу в быстродействии однотипных триггеров параллельного регистра в блоке 9 точного фазирования 3 з п. ф-лы, 8 ил 2 табл.

Таблица 1

Таблица 2

Фиг,2

f

П

16

Фиг.З

л

С

М

Фиг. 6

Фиг. 5

v

II

II

II

II

$

S

t

,

% U

, Ч

tQ

«-Л

«0

5

-%

т1 шттштщт тшт щ

1

JTU rLTLrLrLTL

вшвшшшшшш

DL

П

Т 1 1 1 П I I 1

.$