Формирователь одиночного импульса (его варианты) Советский патент 1985 года по МПК H03K5/01 H03K5/153 

2. Формирователь одиночного импульса, содержащий инвертор, конденсатор, резистор, дифференцирующую RC-цепь, первый триггер, образованный первым и вторым элементами И-НЕ, второй триггер, первый вход первого элемента И-НЕ соединен с входной щиной формирователя, второй вход второго элемента И-НЕ подключен к точке соединения первой обкладки конденсатора и первого вывода резистора, вторая обкладка конденсатора и второй вывод резистора соединены соответственно с общей и с положительной щииами источника питания, отличающийся тем, что, с целью повышения быстродействия и помехоустойчивости, в него введен логический элемент И, а второй триггер выполнен на триггере, имеющем установочный R-вход и счетный вход, например, Т-трнггер, соединенные соответственно с вторым входом второго элемента И-НЕ и с выходом логического элемента И, первый вход которого подключен к щине тактовых импульсов, а второй - к первому входу второго элемента И-НЕ, третий вход которого подключен через последовательно соединенные инвертор и дифференцирующую цепь к инверсному выходу, второго триггера, прямой выход второго триггера соединен с входной шиной формирователя одиночного импульса.

1. Формирователь одиночного импульса, содержащий инвертор, конденсатор, резистор, дифференцирующую RC-цепь, первый триггер, образованный первым и вторым элементами И-НЕ, второй триггер, первый вход первого элемента И-НЕ соединен с входной шиной формирователя, второй вход второго элемента И-НЕ подключен к точке соединения первой обкладки конденсатора и первого вывода резистора, вторая обкладка конденсатора и второй вывод резистора соединены соответственно с общей и с положительной щинами источника питания, отличающийся тем, что, с целью повыщения быстродействия и помехоустойчивости, второй триггер выполнен в виде JKтриггера, инверсный выход которого соединен через последовательно соединенные дифференцирующую RC-цепь и инвертор с третьим входом второго элемента И-НЕ, первый и второй входы которого соединены соответственно с J и R-входами JK-триггера, а синхронизирующий вход - с шиной тактовых импульсов, прямой выход второго JK-триггера соединен с входной шиной формирователя одиночного импульса. (Л о 4 00 00

Изобретение относится к импульсной технике и может быть использовано в вычислительной технике, электроизмерительных приборах и устройствах дискретной техники.

Цель изобретения - повышение быстродействия и помехоустойчивости формирователя одиночного импульса.

На фиг. 1 представлена электрическая принципиальная схема устройства по первому варианту; на фиг. 2 - то же, по второму варианту.

Формирователь одиночного импульса по первому варианту содержит инвертор 1, конденсатор 2, резистор 3, дифференцирующую RC-цепь 4, первый триггер 5, образованный первым и вторым элементами И-НЕ, второй триггер 6, шина 7 тактовых импульсов, вход первого элемента И-НЕ 8 соединен с входной шиной 9 формирователя, второй вход второго элемента И-НЕ 10 подключен к точке соединения первой обкладки конденсатора 2 и первого вывода резистора 3, вторая обкладка конденсатора 2 и второй вывод резистора 3 соединены соответственно с общей шиной источника питания и с положительной шиной источника питания.

Второй триггер 6 выполнен в виде JKтриггера, инверсный выход которого соединен через последовательно соединенные дифференцирующую RC-цепь 4 и инвертор 1, с третьим входом второго элемента И-НЕ 10, первый и второй входы которого соединены соответственно с J- и R-входами второго триггера 6, а синхронизирующий вход с шиной 7 тактовых импульсов, прямой выход JK-триггера соединен с выходной шиной формирователя одиночного импульса.

Формирователь одиночного импульса по второму варианту содержит инвертор 1, конденсатор 2, резистор 3, дифференцирующую

RC-цепь 4, первый триггер 5, образованный первым б и вторым 7 элементами И-НЕ 6 и .7, второй триггер 8, вход первого элемента И-НЕ 6 соединен с входной шиной 9

формирователя, второй вход второго элемента И-НЕ 7 подключен к точке соединения первой обкладки конденсатора 2 и первого резистора 3, вторая обкладка конденсатора 2 и второй вывод резистора 3 соединены соответственно с, общей шиной источника питания и с положительной шиной источника питания, логический элемент И 11, а второй триггер выполнен на триггере, имеющем вход и синхронизирующий вход, соединенные соответственно с вторым входом

второго элемента И-НЕ 7 и с выходом логического элемента И 11, первый вход которого подключен к шине 12 тактовых импульсов, а второй вход которого подключен к первому входу второго элемента И-НЕ 7, третий вход которого подключен через

последовательно соединенные инвертор 1 и дифференциальную цепь 4 к инверсному выходу второго триггера 8, прямой выход второго триггера 8 соединен с выходной шиной формирователя одиночного импульса. Устройство работает следующим образом. Тактовые импульсы поступают по шине 7 тактовых импульсов на счетный вход второго триггера 6. Состояние второго триггера 6 не изменяется, так как на вход J триггера подается низкий уровень напряжения с выхода элемента И-НЕ 8.

Формирование одиночного импульса на прямом выходе второго триггера б начинается после одиночного импульса, поступающего по второй шине 9. На элементе И- НЕ 8 устанавливается высокий уровень напряжения, а на элементе И-НЕ 10 низкий уровень напряжения, соответственно на входе JK-триггера б устанавливается высокий