Накопитель амплитуды сигналов Советский патент 1985 года по МПК H03H1/00 

выход блока весовых коэффициентов соединен с вторым входом первого пе1192114

ремножителя и вторым входом четвертого перемножителя.

НАКОПИТЕЛЬ АМПЛИТУДЫ СИГНАЛОВ, содержащий аналого-цифровой преобразователь, первый, второй и третий .сумматоры, первый и второй блоки памяти, пороговый элемент и четыре перемножителя, причем первый вход первого сумматора соединен с выходом первого блока памяти, вход которогосоединен с выходом второго сумматора:, первый вход которого соединен с выходом первого перемножи- теля, а второй вход соединен с выходом второго перемножителя, первый вход первого перемножителя соединен с выходом первого сумматора и первым входом третьего перемножителя, первый вход второго перемножителя соединен с первым входом четвертого перемно- жителя, выход третьего перемножителя соединен с первым входом третьего сумматора, второй вход которого соединен с выходом четвертого перемножителя, а выход соединен с входом второго блока памяти, выход порогового элемента является выходом накопителя, отличающийся тем, что, с целью повьппения помехоустойчивости при выделении сигнала, в не- го введены два преобразователя частоты, два фильтра низких частот, второй аналого-цифровой преобразователь, два регистра, четвертый и пятый сумматоры, два квадратора,- генератор числовой последовательности и блок весовых коэффициентов, .причем входом устройства являются объединенные .входы первого и второго преобразователей частоты, при этом выход первого преобразователя частоты соединен с входом первого фильтра низких частот, выход которого соединен с входом первого аналого-цифрового преобразователя, выход которого соединен Ш с входом первого регистра, выход которого соединен с вторым входом.первого сумматора, выход которого через первый квадратор соединен с первым входом четвертого сумматора, а выход второго преобразователя частоты соединен с входом второго фильтра ких частот, выход которого соединен to с входом второго аналого-цифрового преобразователя, выход которого соединен с входом второго регистра, вьг4 ход которого соединен с первьгм входом пятого сумматора, второй вход которого соединен с выходом второго блока памяти, а выход через второй квадратор соединен с вторым входом четвертого сумматора, выход, которого соединен с входом порогового элемента, а выход генератора числовой последовательности соединен с входом блока весовых коэффициентов, первый выход которого соединен с вторым входом второго перемножителя и вторым входом третьего перемножителя, а второй

Изобретение относится к радиотехнике и может быть применено в системах передачи инф.ормации.

Цель изобретения - повьшение помехоустойчивости при ввделёнии сигнала за счет увеличения накапливаемой амплитуды сигнала и повышения отношения сигнализации.

На чертеже приведена структурная схема устройства.

Устройство содержит: аналого-цифровой преобразователь 1, первый сумматор 2, первый блок памяти 3, второй блок 4, первый перемножитель 5, второй перемнозкитель 6, третий перемножитель 7, четвертый перемножитель 8, второй сумматор 9, третий сумматор 10, пороговый элемент 11, первый и второй преобразователи частоты 12 и 13, первый и .второй фильтры низких частот 14 и 15, второй аналого-цифровой преобразователь 16, первьШ и второй регистры 17 и 18, четвертый сумматор 19, первый и второй квадрате- ры 20 и 21, пятый сумматор 22, блок аесовых коэффициентов 23,генератор числовой последовательности 24,

Первый вход первого сумматора 2 соединен с выходом первого блока памяти 3, вход которого соединен с выходом второго сумматора 9, первый вход которого соединен с выходом первого перемножителя 5, а второй вход - с выходом второго перемножи- теля 6, Первый вход первого перемножителя 5 .соединен с выходом первого, сумматора 2 и первым входом третьего перемножителя 7. Первый вход второго перемножителя 6 со- единен с первым входом четвертого перемножителя 8. Выход третьего пе- ремножителя 7 соединен с первым входом третьего сумматора 10, второй вход которого соединен с выходом четвертого перемножителя 8, а выход соединен с входом второго блока памяти 4. Выход первого преобразоватея частоты 12 соединен с входом ервого фильтра низких частот 14, ыход которого соединен с входом ервого аналого-цифрового преобазователя 1, выход которого соединен с входом первого регистра 17, выход которого соединен с вторым ходом первого сумматора 2, выход которого через первый квадратор 20 соединен с первым входом четвертого сумматора 19. Выход второго преобразователя частоты 13 соединен с входом второго фильтра низких частот 15, выход которого соединен с входом второго аналого-цифрового преобразоватея 16, выход которого соединен с вхоом второго регистра 18, выход которого соединен с первым входом пятого сумматора 22, второй вход которого соединен с выходом второго блока памяти 4, а выход через второй квадратор 21 соединен с вторым входом четвертого сумматора 19, выход которого соединен с входом порогового элемента 11. Выход генератора числовой последовательности 24 соединен с входом блока весовых коэффициентов 23, первый выход которого соединен с вторым входом второго перемножителя 6 и вторым входом третьего перемножителя 7, а второй выход блока весовых коэффициентов 23 соединен с вторым входом первого перемножителя 5 и вторым входом четвертого перемножите- ля 8. Входом устройства является объединенные входы первого и второго преобразователей частоты 12 и 13. Выходом устройства является выход по- рогового элемента 11. При этом первый преобразователь частоты 12, первый фильтр низких частот 14, первый аналого-цифровой преобразователь 1, первый регистр 17, первый и второй сумматоры 2 и 9, первый и третий пере- множители 5 и 7, первьш блок памяти 3 и первый квадратор 20 образуют первый квадратурный кгнап. Второй преобразователь частот 13, второй фильтр

31

низких частот 15, второй аналого-цифровой преобразователь 16, .второй регистр 18, третий и пятый сумматоры 10 и 22, второй и четвертый перемножи- тели 6 и 8, второй блок памяти 4 и второй квадратор 21 образуют второй квадратурный канал.

Устройство работает следующим образом.. ,

Входной сигнал в виде аддитивной смеси и гармонических колебаний (среди которых существует и искомое с частотой u) и шумов поступает на объединенные входы первого 12 и второго 13 преобразователей частоты. На опорный вход первого преобразователя 12 подается напряжение cos uJpt нижняя частота рабочего диапазона частот), а на опорный вход второго преобразователя 13 подается сигнал sihWpt. Сигналы с выходов преобразователей 12 и 13 подаются на входы первого 14 и второго 15 фильтров низкой частоты (фНЧ), которые вьщеляют низкочастотные составляющие с разност ной частотой

Шс,- УО ( (io + i) i где Юс результирующая частота сигнала, действующего на входе накопителя.

№ такта

1-и квадратурный канал

2 а. А cos tot cos л

2 б. А cos wt sin filf.

2 a. Acos(tiA, Acosiotjjcosi/ 26. Acos(u)t, +u.(t}+Acos.sin

N 1. AXcos u)tn+(N-K)(

К 1.

Сигналы с выходов ФНЧ 14 и 15 поступают соответственно на входы первого 1 и второго 16 аналого-цифрового преобразователя (АЦП). С выходов АЦП 1 и 16 численные значения выборок А cos ( ц + 1/1) и А sin((,.) (1 i М; t КТ, t К N, где N - число шагов, необходимое для при- нятия решения) с шагом дискретизации

Т -- (лК - полоса анализируемых

Дг

частот) .поступают на входы соответственно первого 17 и второго 18 регистров и запоминаются ими. Сигналы с вы- ходов регистров 17 и 18 подаются на второй вход первого сумматора 2 .и первый входпятого сумматора 22.

Накопление амплитуды сигнала осуществляется следующим .

Пусть на выходе аналогогцифрового преобразователя .1 в дискретные моменты времени появляются численные значения выборок АсозиЛц., а на выходе АЦП 16 численные выборок значения А sinuJtj, причем t КТ, .где . К - номер выборки, Т - период дискретизации. Для накопления амплиту t

ды сигнала с частотой и) итадь выпол-

нить следующие операции:

2-й квадратурный канал

2a. A sin-uit sin 2 6. A sinufc cos л1/

HOGS Д i/ A sin(uiti I. A sin(u)t + Af)+ A sinuJtj

2 a. A sin(u)t +al +Asinwt2 sin йЦ 2 б.А sin(u))+

M 1. Al . + (N-K)ii(

К 1 5 Учитывая, что tj КТ и весовой коэффициент л4 Т, после N накоплений на входе первого квадратора 20 будет сигнал S(N) А )KT+Nu)T - wKT . AN cos(wNT), a на входе второго квадратора 21 S2(N) AN sin(«;NT). Ha выходе пятого сумматора 22 по лучаем сигнал с мощностью S(H) S(N) .+ Sj(N) . В устройстве указанные операции реализуются следующ1Вд образом. На первом шаге число А cos(u)t,+ + Чо) запомненное в первом регистре 17, М раз вызывается в первый сумматор 2, где М раз суммируется с М числами из ячеек первого блока памяти 3, во всех ячейках которого в начальный момент были записаны нули. Полученные суммы с выхода пер вого сумматора 2 А cos (w-t + О) последовательно поступают на первый вход,первого перемножите- ля 5, на второй вход которого также последовательно поступают М весо вых коэффициентов cos л/,(1 ,1 из блока весовых коэффициентов 23. На выходе первого перемножителя 5 образуется М произведений А cos( + .. Суммы с выхода первого сумматора последовательно поступают на первый вход перемножителя 7, на второй вход которого с выхода бло- ка весовьк коэффициентов 23 поступают М весовых коэффициентов sin dV В итогена выходе перемножителя 7 п очередно появляются М произведений А cos(u)t + (f- ) . Работой, блока весовых коэффициен тов 23 управляет генератор числовой последовательности 24. Аналогичные операции выполняют и во втором квадратурном канале, с т разницей, что из регистра 18 извле ется число А s,in(u)t, + . Так, н выходе перемножителя 6 поочередно разуется М произведений вида А sin(ix).t, + 1/) cos , а на выходе перемножителя 8 ( u)ti + Ч) COSA, 4.6 С щыходов первого 5 и второго 6 перемножителей полученные произведения, поступают на входы второго сумматора 9, на выходе которого появляются М чисел: А cos( + Ч ) cos dt/.-А sin( Wjt + Ц. ) sin A cos(u),-v+ + ). Произведения A sin(W(t + + If-) cos поступают на третий сумматор 10 (с выходов третьего и четвертого перемножителей 7 и 8). На выходе третьего сумматора 10 появляются М чисел .А cos( . + I/.) sin л Ч, + А . xsin(uj.t:, Ч-) cos . А sin(, + - Ч + . С выхода второго сумматора У полученные числа поочередно записываются в М ячеек первого блока памяти 3, а М чисел, полученные в третьем сумма доре 10 записываются в М ячеек второго блока памяти 4. На втором шаге в регистры I7 и 18 занесены два числа А cos(u)t, Ч ) и А sin( + Ч) соответственно. Далее по вышеописанной процедуре, ч:рсло А cos(w;t2 + L/) М раз поступает на сумматор 2 и поочередно склады- вается сначала с содержимь1М 1-й ячейки первого блока па.мяти 3, затем с содержимым 2-и ячейки и т.д., в результате чего образуется М сумм А cos(u)4tj+ If.) + Acos(u),t ,) Максимальной будет сумма при j i А cos(ui:2T + Af. ) + Acos(u)-T + .T) 2Acos( u) ЛТ + 4i ) Аналогично, во втором квадратурном канале на втором шаге максимальным из М чисел будет число 2Asin(u) 2Т-«- / ). После N накоплений максимальными будут числа NAcos(ui;NT + Ч ) и NAsin(i«).NT Ч ). .На выходе четвертого сумматора 19 на N-м шаге из М чисел максимальным будет число ., которое сравнивается с пороговым значением в пороговом элементе И. Зная порядковый номер максимального числа, можно определить частоту деист- вукнцего на вход приемника сигнала. Таким образом, устройство позволяет получить двойной выигрьш в накапливаемой амплитуде, что приводит к увеличению отношения сигнал/шум и повьш1ение помехоустойчивости при вьщелёнии сигнала.