Устройство для сравнения двоичных чисел Советский патент 1985 года по МПК G06F7/02 

Изобретение относится к автоматике и вычислительной технике и может быть использовано при реализации технических средств ЭВМ и со дании устройств статистической информации. Цель изобретения - расширение о ласти применения за счет возможнос выявления минимального числа при произвольном распределении нулей и единиц в двоичной записи сравниваемых чисел. На фиг. 1 изображена-схема устройства для сравнения двоичных чисел; на фиг. 2 - реализация элемен та равнозначности. Устройство содержит регистры Iсдвига, вход 2 сдвига, многовходовые элементы ИЛИ 3 и 4, элемент И 5, ц элементов 6 равнозначности, вход 7 задания режима, входы 8 срав ниваемых чисел,группу элементов И 9, управляющий регистр 10, вход I1начальной установки. Элемент равнозначности содержит элементы НЕ 12, И-НЕ 13 и U. Устройство функционирует следующим образом. Перед началом работы в регистры 1 с входа 8 заносятся исходные числа , подлежащие сравнению, а в регист 10 - код 11... 1 (во все разряды единица). При поиске максимального числа на вход 7 задания режима устройства подается уровень логического нуля, а при поиске минимального числа - уровень логической единицы Устройство находит экстремальное (максимальное или минимальное) число за m тактов, где in- число разрядов каждого из регистров 1. В течение очередного С-го такта, где 6 ,2,... ,mJ, анализируется наличие хотя бы одной единицы в одноиме ных (m-l+l)-x разрядах сравниваемых чисел, и, если в этих разрядах содержится хотя бы одна единица, то на выходе первого элемента ИЛИ 3 появляется уровень логичской единицы (в С-м такте работы з старших т-х разрядах регистров I циклического сдвига содержатся двоичные цифры, которые в исходном состоянии записаны в соответствующих (m-1+l)-х разрядах). Одновременно анализируется наличие хотя бы одного нуля в одноименных (m-1+l)-х разрядах тех же сравниваемых чисел 552 которым в текущем 6-м такте соответствуют уровни,логической единицы на соответствующих выходах регистра 10. Разрядность регистра 10 равна числу сравниваемых чисел (числу регистров 1) , причем в исходном положении каждому из сравниваемых чисел соответствует уровень логической единицы на соответствующем выходе регистра 10. Если в этих разрядах содержится хотя бы один ноль, то на выходе второго элемента ИЛИ 4 появляется уровень логической единицы. Этот сигнал формируется теми элементами И 9, каждый из которых вторым входом подключен к регистру 1, содержащему в текущий момент времени в hi-M разряде ноль, а первым входом к формирующему уровень логической единицы выходу регистра 10. Если в каком-либо разряде регистра 10 оказывается ноль, то на первом входе соответствующего элемента И 9 появляется сигнал логического нуля, выключая тем самым соответствующий регистр 1 из работы. Таким образом, если в указанных разрядах регистров 1 содержится хотя бы одна единица и хотя бы один ноль, то на выходе элемента И 5 появляется уровень логической единицы, который подается на управляющие входы элементов 6 равнозначности. При этом те элементы равнозначности, для которых значения сигналов на их входах совцадают, вырабатывают сигналы, устанавливающие соответствующие им регистры 1 и разряды регистра 10 в нулевое состояние. Очередной S-и такт заканчивается подачей тактового импульса на входную шину 2, что приводит к циклическому сдвиГУ на один разряд содержимого каждого из регистра 1 в сторону старших разрядов. Устройство заканчивает свою работу после подачи т-го импульса на входную шину 2. При этом один из регистров 1 содержит экстремальное число, а остальные регистры обнулены. В таблице показаны состояния элементов памяти устройства при поиске экстремального (максимального, а затем минимального) числа из трех трехразрядных чисел 110, 010, 101 (старшие разряды справа).

гЛ

t

в

Fd{:

8

1 в

i

t

a

n

9

w

т

//

УСТРОЙСТВО ДЛЯ СРАВНЕНИЯ ДВОИЧНЫХ ЧИСЕЛ, содержащее первый и второй многовходовые элементы ШШ, h элементов равнозначности, И регистров сдвига, информационные входы которых являются входами сравниваемых чисел устройства, а входы сдвига объединены и подключены к входу сдвига устройства, прямой выход старшего разряда каждого регистра сдвига соединен с соответствующим входом первого мнрговхо.дового элемента ИЛИ и первым входом соответствующего элемента равнозначности, вторые входы всех элементов равнозначности подключены к входу задания режима устройства, выходы многовходовых элементов ШШ соединены с входами элемента И, выход которого подключен к управляющим входам всех элементов равнозначности, отличающееся тем, что, с целью расширения области применения за счет возможности выявления минимального числа при произвольном распределении нулей и единиц в двойной записи сравниваемых чисел, в него введены группа элементов И и управляющнй регистр, установочный вход которого соединен с входом начальi ной установки устройства, выходы (О поразрядно соединены с первыми входами соответствующих элементов И группы, а входы поразрядно соединены с вькодами соответствующих § элементов равнозначности, второй вход каждого элемента И группы соединен с инверсным выходом старшего разряда соответствующего регистра сдвига, а выход соединен с соответ о ствующим входом второго многовходоо вого элемента ШШ. 30 Л ел