Устройство для передачи и приема многоуровневых сигналов Советский патент 1986 года по МПК G08C19/28 H04B14/02 

1

Изобретение относится к электросвязи, в частности к передаче информации в однородных вычислительны структурах, и может быть использовано при построении минисетей передачи данных на основе мноГоуровне- схем большой степени интеграции.

Целью изобретения является повышение пропускной способности уст- .ройства.

На фиг. 1 показана структурная схема предлагаемого устройстваJ на фиг. 2 - принципиальная схема дешифратора многоуровневого сигнала, на фиг. 3 - принципиальная схема коммутатора многоуровневого сигналаj на фиг. 4 - структурная схема мини- сети, передачи данных на основе устройств передачи и приема многоуровневых сигналов.

Устройство для передачи и приема многоуровневых сигналов содержит фиг. линейные блоки 1 и 2, выполненные на дешифраторах 3 и коммутаторах 4, источник 5 опорных токов , вьшолненный на многоколлекторном транзисторе 6, источники 7 базовых токов, выполненные на многоколлекторных транзисторах 8 и 9, источники (потребители 10 информации, вторая и третья линии 11 связи и первая линия 12 связи.

Дешифратор 3 содержит Гфиг, 2} транзисторы 13-18.

Коммутатор 4 содержит, (фиг. З) транзисторы 19 и проводной блок 20 памяти, включающий точки 21 программируемых соединений.

Минисеть передачи данных (фиг.4 содержит узлы 22 приемопередачи. Устройство работает следующим образом.

Информационный многоуровневый сигнал с выхода источника 10 узла 22 приемопередачи поступает на информационный вход, дешифратора 3 многоуровневого сигнала линейного блока 1. На входы питания дешифратора 3 поступают токи питания & выхода источника 10 информации. Рассмотрим пример, когда информационный сигнал представлен четьфехуров- невым кодом (0,1,2,3), базовые сигналы имеют следующие значения на входах дешифратора 3: 3 0,5J 1,5 2,5. Транзистор 13 выполняет функцию четырехуровневой инверсии, например последобательность 0,1,2,3

035652

преобразуется в последовательность 3,2,1,0. Инвертированный сигнал по трем шинам поступает на три транзистора (пороговых детектора) 14-16,

, .пороги которым задаются с входов питания и равны 0,5; 1,5 и 2,5 соответственно. В схеме из транзисторов 14-18 происходит дешифрация, т.е. преобразование четырехуровневого

)0 сигнала в унитарньй двоичный код, в котором каждому значению информационного сигнала из набора 0,1,2,3 ставится в Соответствие один из четырех выходов дешифратора 3, сосJ5 тояние которого отличается от состояния остальных трех выходов, В данном случае этот выход не потребляет ток, а остальные три - отбирают ток с входа коммутатора 4. Вслед2Q ствие этого лишь один транзистор 19 из четырех коммутатора 4 будет открыт, а у остальных трех токи инжекторов, поступающие со стороны входов питания от источника 7 базо25 вых токов, будут отбираться коллекторами транзисторов 14-18 дешифратора 3.

В зависимости от числа соединенных коллекторов открытого транзистора 19 с выходом проводного блока 20 памяти, задаваемого числом точек программируемых соединений 21 (0,1,2 или 3 точки), на выходе коммутатора 4 формируется ток, со-- ответствующий одному из четырех

значений многозначного сигнала- (0,1,2, или З). Следует отметить, что значения алфавита информационных и базовых сигналов, вырабатьша- емых источниками (потребителями) 10

информации узлов 22 приемопередачи, как правило, являются различными вследствие технологического разброса параметров компонентов схем, изготовленных на различных кристал лах.

Таким образом, любому значению информационного сигнала из набора 0,1,2,3 в алфавите, заданном источником (потребителем) 10 передающе го линейного блока 1 стааит в соответствие лобое значение из набора 0,1,2, задаваемое блоком 20 памяти, в алфавите, сформированном в источнике 7 базовых токов и задан55 ном значением опорного тока из источника 5 опорных токов. Далее, четырехзначный сигнал цд линии 12 связи поступает на вход приемного

30

3

блока 2, где происходят преобразования сигнала, аналогичные тем, что произошли в передающем блоке 1 с той лишь разницей, что значение сигнала в алфавите, задаваемом опорным сигналом, ставится в соответствие, согласно информации в блоке 20 памяти, сигнал в алфавите источника (потребителя) 10 информации приемной схемы. В итоге устройство передает информационные сигналы с выхода источника 10 информации передающей многоуровневой схемы на вход потребителя 10 информации приемной многоуровневой схемы с двойным функциональным преобразованием, информация о котором хранится в блоках 20 памяти универсальных многоуровневых линейных блоков 1 и 2, из алфавита передающей схемы в алфавит приемной схемы с промежуточным преобразованием сигналов в алфавите источника 5 опорных токов. В случае большого числа многоуровневых схем устройство обеспечивает передачу данных между всеми источниками (потребителями) 10, преобразуя сигналы из алфавитов переда03565

юпщх схем в алфавиты приемных схем с одновременным вьшолнением функциональных преобразований, заданных блоками 20 памяти многоуровневых 5 линейных блоков 1 и 2 Связи.

Наличие источника 5 опорных токов и источников 7 базовых токов уменьшает чясАо линии связи для передачи опорных сигналов по сравнению 10 с известным устройством.

Построение передающего и приемного устройств на основе универсального многоуровневого линейного блока сокращает аппаратурные затра- 15 ты на обмен данных, поскольку в этих блоках осуществляются функциональные преобразования сигналов, что позволяет перенести на них часть функциональной нагрузки многоуровневых 20 схем.

Таким образом, предложенное устройство требует лишь аппаратурных- затрат на построение источника 5 опорных токов и источников 7 базо- 25 вых токов при значительном уменьшении числа линий связи,что равно значно увеличению пропускной способности устройства.

Риг. f

Фиг. 2

It

20

А,

-)

13

Фиг.З

f - f .

I I I I

t-- t.