Импульсный стабилизатор постоянного напряжения Советский патент 1986 года по МПК G05F1/573 

1

Изобретение относится к элек ро- технике и может быть использовано при построении высокостабильных вторичных источников питания, работа ющих с широким диапазоном изменения входного напряжения.

Цель изобретения - расширение функциональных возможностей путем ограничения мгновенного значения тока ключевого транзистора.

На фиг. 1 изображена структурная схема импульсного стабилизатора напряжения j на фиг. 2 - диаграммы работы устройства.

Импульсный стабилизатор напряжения (фиг. 1) содержит последовательно соединенные и включенные в сило- дую шину ключевой транзистор 1 и бГлаживающий LCD-фильтр, состоящий из диода 2, дросселя 3 и соединенного с выводами для подключения к нагрузке конденсатора 4. Общая точка ключевого транзистора и диода соединена с инверсным входом интегратора 5, другой вход интегратора - с источником 6 опорного напр 1жения. Задающий генератор 7, определяющий рабочую частоту стабилизатора, соединен со счетным входом первого триггера 8, выход которого соединен с установочным входом второго триггера 9 и одним из входов логического элемента И 10. Другой вход логического элемента И подключен к выходу второго триггера 9, а вход логического элемента - к входу ключевого транзистора. В коллекторн-ую депь ключевого транзистора введен датчик 11 тока. Выход датчика тока подключен к узлу 12 выделения токовых импульсов, выход которого подключен к первому входу сброса триггера 9, второй вход сброса триггера подключен к выходу интегра тора.

Импульсный стабилизатор работает следующим образом.

Импульсы ЦЗР (фиг. 2) с выхода задающего генератора 7 с частотой

051342

2fpcu5 Д2 рабочая частота, подаются на счетный вход первого триггера 8. Импульсы с выхода первого триггера частотой fpaJ и скважJ ностью, равной двум, подаются на установочный вход триггера 9 и логического элемента И 10. С приходом очередного импульса на установочный вход второго триггера 9 на выходе

10 логического элемента И 10 появляется первое устойчивое состояние, воздействующее на ключевой транзистор 1-. Напряжение с ключевого транзистора 1 подается на инверсный вход интегра15 тора 5 и вход LCD - фильтра. В процессе интегрирования разности напряжений нд входе интегратора LLgn,, (фиг. 2)и опорного Uon напряжение на выходе интегратора достигает вели20 чины Unop , что вызывает срабатывание триггера 9 и возрастание его в первоначальное состояние. При этом на выходе логического элемента И 10 появляется второе устойчивое состоя25 ние. Далее процесс идет по описанной схеме.

При увеличении тока нагрузки до величины большей номинального значе- jg ния, при которой напряжение Ujj, с выхода устройства 12 вьщеления токовых импульсов достигает величины Unop. раньше, чем напряжение UKHT , триггер 9 срабатывает, и на выходе логического элемента И 10 появляется второе устойчивое состояние раньше по времени, что приводит к уменьшению по длительности импульсов от значения ивх, ДО . При этом выходное напряжение на конденсаторе 4 уменьшается, и стабилизатор переходит из режима стабилизации напряжения в режим стабилизации тока нагрузки.

Для работы устройства необходимо условие;

,i.

40

J+

n

t;э

J

CM

J «

Редактор Е.Копча

Составитель Н.Ворновицкая Техред Т.Дубинчак

Заказ 8529/50

Тираж 862 ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент, г. Ужгород, ул. Проектная, 4

Корректор А,Тяско

Подписное