Цифровой синтезатор частот прямого действия Советский патент 1986 года по МПК H03B19/00 

Изобретение относится к импульсно технике, а именно к технике цифрового прямого синтеза-частот, и может быть использовано в системах электронной техники, в которых применяются многочастйтные сигналы с постоянным или с оперативно изменяемым спектральным составом.

Целью изобретения является расширение функциональных возможностей устройства за счет возможности получения многочастотного выходного сигнала с оперативным изменением его спектрального состава. При этом в состав выходного сигнала могут включаться моногармоники из диапазо- 1макс работы устройства в любом наборе.

На фиг. 1 приведена функциональная схема устройства.

Устройство содержит шины 1-,.., 1-N кодов синтезируемых частот, цифровые интеграторы 2-1....,2-N, мультиплексор 3, преобразователь 4 кода, накапливающий сумматор 5, цифроаналоговый преобразователь 6, фильтр нижних частот 7, шину 8 выходного сигнала устройства, блок синхронизации 9, образцовый генератор 10.

На фиг. 2а приведен пример требуемой частотной характеристики фильтра 7 нижних частот 201g(K/ /K,,g,j,) q (f) ; на фиг. 2б - при мер спектра на шине 8 выходного сигнала устройства.

На фиг. 3 приведены временные диаграммы, поясняющие работу устройства на примере на фиг. За - деление периода дикретизации на N+1 временной интервал; на фиг,5б - импульсы нз выходе образцового генератора 10; на. фиг, Зв-е - (N+1)- фазная система синхроимпульсов на первой группе выходов S, блока 9 синхронизации; на фиг. Зж - импульсы на .входе установки нуля накапливающего сумматора 5 с третьей группы выходов S §лока 9 синхронизации; на фиг. Зи - напряжение на выходе цифроаналогового преобразователя 6; на фиг. Зк,л,м - параллельный код на адресном входе мультиплексора 3 с второй группы выходов Sg блока 9 синхронизации.

В устройстве пганы 1-1,...,1-N синтезируемых частот соединены с информационными входами соответствующих цифровых интеграторов 2-1,..., 2-N, которые своими информационными выходами соединены с саответст- вуюЩими N входами мультиплексора 3.

Преобразователь 4 кода соединен своими информационными входом и выходом соответственно с выходом мультиплексора 3 и входом накапливающего сумматора 5. Выход накапливакицего

сумматора 5 соединен с информационным входом цифроаналогового преобразователя 6, выход которого соединен с входом фильтра 7 нижних, частот, выход которого подключен к шине 8 выходного сигнала устройства. Вход блока 9 синхронизации соединен с выходом образцового генератора 10. Первая группа выходов S, блока 9 синхронизации соединена с входами

тактирования каждого цифрового инте-. гратора 2-1,...,2-N и цифроаналогового преобразователя 6. Вторая группа выходов Sg блока 9 синхронизации соединена с адресным входом мультиплексора 3. Третья группа выходов Sj блока 9 синхронизации соединена ,с входами тактирования мультиплексо- ра 3, преобразователя 4 кода, а также с входом тактирования и установки нуля накапливающего сумматора 5.

Количество цифровых интеграторов 2-1,..,,2-N равно наибольшему числу спектральных линий в синтезируемом многочастотном сигнале. Устройство работает следующим

образом.

Сигнал на шине 8 выходного сигнала устройства U(t)gj, должен представлять собой сумму гармонических функций, например, синусоид единичной амплитуды;

U(il,,,uWp45;4 2 F t i); (1) j

где ,N - номер функции;

7. /п. J

F: , - .соответственно частота

и начальная фаза j -и функции.

Частоты F; произвольны, не связаны какими-либо соотношениями и задаются на шинах 1-1,...,1-N кодов

синтезируемых частот Ff,

Порядок формирования сигнала (1) в произвольном q-м шаге,работы yct- ройства следующий. .

Цифровые интеграторы 2-1,,..,2-N тактируются системой S синхроимпульсов блока 9 синхронизации и образую на своих выходах коды, соответствующие текущей фазе синусоид согласно (1):

Pj(t)2irFjt+q .(2)

Период синхроимпульсов в системе S, равен Tj для всех цифровых интеграторов 2-1,...,2-N. Поэтому их выходные коды соответствуют моментам времени ,гдеп 0,1,2,3.... Мультиплексор 3 переключается системой сигналов Sg блока 9 синхронизации и поочередно подключает выходы цифровых интеграторов 2-1,...,2-N к входу преобразователя 4 кода. Последний преобразует код, соответствующий текущей фазе Ti:.(qTn) согласно (2) в код, соответствующий уровню синусоиды Sinf Pj (qTj) .

Результат преобразования с учетом знака заносится в накапливающий сумматор 5. После опроса мультиплексором 3 поочередно всех цифровых интеграторов 2-1,...,2-N и занесения соответствующих N кодов в накапливающий сумматор 5 в нем оказывается код выборки-функции U(t) согласно (1) для момента . Далее этот код пересылается.в цифроанало- говый преобразователь 6, после чего накапливающий сумматор 5 сбрасывается в нулевое состояние.

Аналогично происходит следующий цикл формирования выборки функции U(t)B(, для очередного момента вре- мени (q+1)Tq.

Сигнал на выходе цифроаналогово- го преобразователя 6 представляет собой ступенчатопостоянную аппроксимацию функции U(t)jj, с периодом дискретизации Тд. Фильтр 7 нижних частот отделяет побочные компоненты спектра, связанные с дискретизацией .

Для возможности фильтрации необходимо выбирать значения и F,, в соответствии с теоремой В.А.Котельникова

f 3 2Р„„, , (3) F

где f.

макс

Макс

- соответственно час тота дискретизации

и наибольшая частота из диапазона синтезируемых частот. На фиг. 2а поясняется взаимное положение на оси частот частотной характеристики 201§( ) 4(f) фильтра 7 нижних частот и значений

FMOKC. 2F,j, , f л . На фиг. 26 в том же частотном масштабе дан пример спектра выходного многочастотного сигнала устройства для .

5 Основные процессы в устройстве пояснены на фиг. 3 временными диаграммами для семичастотного сигнала (). Период дискретизации Тл содержит интервалов длитель0 ностью (фиг. За). Значение 1 выбрано из условия

с л tj,(4)

где 4 tj - время занесения кода в накапливающий сумматор 5.

5 Частота следования импульсов f на выходе образцового генератора 10 (эпюра Зб) выбрана из условия:

.(5)

Тогда частота дискретизации равна

0 f (N+1)f/8.

Импульсы частоты f (эпюра 36) являются исходными для блока 9 синхронизации, который формирует из

5 них 8-фазную систему S, синхроимпульсов (на эпюрах Зв,г,д,е показаны фазы с номерами 1,2,7,8 соответственно. Период синхроимпульсов всех восьми фаз равен Тп. Многофазная система синхроимпульсов обеспечивает конвейерный режим запуска цифровых интеграторов 2-1...,2-N, что снижает требования к их быстродействию. Фазы с номерами 1,2,...,7 (эпюры Зв,г,д) используются для так тирования цифровых интеграторов

2-l5...,2-N, а 8-я фаза (эпюра Зе) - для тактирования цифроаналогового преобразователя 6. По каждому импульсу 8-й фазы (эпюра Зе) в цифро- аналоговый преобразователь 6 заносится код, накопленный за время первых семи интервалов (фиг.За) в накапливающем сумматоре 5, который через интервал , 7 обнуляется импуль5 сом (эпюра Зж) с третьей группы выходов Sj блока 9 синхронизации. После этого устройство готово к следующему (q+1)-My циклу работы, а в цифроаналоровом преобразователе 6

0 устанавливается напряжение Ua, соответствующее q-му циклу работы (эпюра Зи). Эпюры Зк,л,м соответствуют параллельному двоичному коду на второй группе выходов Sj блока 6 син5 хронизации, который управляет переключением мультиплексора 3. Прслед- .ний при должен иметь не менее 7. каналов. Адресны код для трех0

разрядный,, причем для мультиплексора 3 код 000 соответствует нерабочему состоянию. Как видуо из фиг. 3, оно совпадает с 8-м интервалом, в котором результат пересЬшается из накапливающего сумматора 5 в циф- роаналоговый преобразователь 6. Его выходной сигнал (фиг. Зи) в процессе работы устройства пррходит через фильтр 7 нижних частот с характеристикой, показанной на фиг.2а, после чего образуется многочастотный сигнал (1), спектр которого для показан на фиг. 26.

Таким образом достигается цель изобретения - расширение функциональных возможностей устройства. Ему сообщена способность формировать многочастотный сигнал,в котором имеется несколько частотных составляющих. Частоты отдельных составляющих можно менять независимо друг от друга посредством изменения управляющих кодов.

Формула изобретения

Цифровой синтезатор частот прямого действия, содержащий образцовый генератор, цифровой интегратор, информационный вход которого соединен с шиной кода синтезируемой частоты, преобразователь кода и цифроаналоговый преобразователь, выход которого соединен с входом фильтра нижних частот, выход которого подключен к шине выходного сигнала устройства,

5 отличающийся тем, что, с целью расширения функциональных

возможностей, в него введены N-1 цифровых интеграторов, информационные входы которых соединены с N-1

0 шинами кодов синтезируемых частот, мультиплексор, N информационных входов которого соединены с выходами соответствующих цифровых интеграторов, а выход - с входом преобразова5 теля кода, накапл21вающий сумматор, информационный йход которого соединен с выходом преобразователя кода, а выход - с информационным входом цифроаналогового преобразователя,

0 а также блок синхронизации, вход которого соединен с выходом образцового генератора, а первая группа выходов соединена с входом тактирования каждого цифрового интегратора

5 и цифроаналогового преобразователя, вторая группа выходов соединена с адресным входом мультиплексора, а третья группа выходов соединена с входами тактирования мультиплексо- 0 ра и преобразователя кода, а также с входами тактирования и установки нуля накапливающего сумматора.

Изобретен ие относится к импульсной технике, в частности к технике цифрового прямого синтеза частот, и может быть использовано в системах электронной техники, в которых применяются многочастотные сигналы с постоянным или оперативно изменяемым спектральным составом. Цель изобретения - расширение функциональных возможностей устройства путем получения многочастотного выходного сигнала с оперативным изменением его спектрального состава. При этом в состав выходного сигнала могут быть включены моногармоники из диапазона РМИН - РМОКС работы устройства в любом наборе. Приведенная структурная схема содержит пшны кодов синтезируемых частот 1-1..., 1-N, цифровые интеграторы 2-1..., 2-N, мультиплексор 3, преобразователь кода 4, накапливающий сумматор 5, цифроаналд- говый преобразователь 6, фильтр нижних частот 7, шину 8 выходного сигнала, блок синхронизации 9 и образцовый генератор 10. Работа устройства поясняется временными диаграммами, приведенными в описании изобретения. 3 ил. § (/) S с t-N

20ig

Л

К,

ляжс

а)

Фиг. Z

Фиг.. 5