Изобретение относится к вычислительной технике и может быть использовано в вычислительных системах.
Целью изобретения является повышение надежности устройства.
На чертеже приведена схема устройства.
Устройство содержит регистр 1 хранения приоритетов, состоящий из трех групп 7.-2 триггеров, причем в первой группе содержится три триггера 3(-3, во второй - два триггера 4 и 4 , а в третьей - один триггер 5, , элементы И 6 6 узлов 7( - 74 блокировки сигналов прерьюания, элементы ИЛИ 8, элементы НЕ 9, элементы И 10, входы 11I - 11 устройства, выходы 12 устройства, формирователи импуль сов 13,, элементы ИЛИ-НЕ 14 и 15, элемент ИЛИ,16, элементы 17 и 18 задержки, элемент И 19 и сигнальный выход 20 устройства.
Устройство работает следующим об- оаз ом.
Состояние триггеров регистра 1 хранения приоритетов определяет распределение приоритетов между входами 11( - 114. Нулевое содержимое регистра 1 задает такое распределение приоритетов, при котором входу I1, присвоен самый высокий приоритет, а входу 114 самый низкий. Если все триггеры регистра 1 установлены в единичное состояние, то распределение приоритетов изменится на противоположное: входу 1 1 /j будет присвоен самый старший приоритет, а входу } - самый младший.
В регистр 1 можно занести произ- вольньш код (цепи ввода в регистр 1 на схеме не показаны), определяющий распределение приоритетов между входами 1 1 ( - 114. Каждый триггер регистра 1 определяет взаимный приори тет двух входов. Если триггер находится в нулевом состоянии, то входу с меньшим номером присваивается более высокий приоритет, а если в единичном, то более высокий приоритет присваивается входу с большим но мером. Состояния триггеров группы 2, определяют взаимные приоритеты между , входом 1 Ц и всеми остальными входами, состояния триггеров группы 2 - между входом 11J, и входами П з , 1 Ц, а состояние триггера 5, (группы 2,)- между входом 1 Ц и входом 11. Сле208554
довательно, записьшая на регистр 1 хранения приоритетов произвольные коды, можно установить все возможные комбинации приоритетов между
5 входами.
Сигналы прерьшания, поступившие на один или одновременно на несколько входов 1Ц 114 подаются на соответствующие элементы И 10 узлов
10 7, 74, подготавливая их к сраба- тьшанию. Кроме того, появляется сигнал на выходе элемента ИЛИ 16. Формирователи 13( - 13 импульсов выдают импульсы на своих выходах только
15 по заднему фронту импульсов на входах, т.е. после снятия сигнала обслуженного запроса, поэтому на выходе элементаИЛИ-НЕ 15 присутствует единичный сигнал. Также сигнал присут20 ствует и на выходе элемента ИЛИ-НЕ 4„ После поступления запросов на входы устройства срабатьшает элемент И 10 только лишь того узла 7, -7, в котором все элементы И 6 - 6 за25 крыты нулевым сигналом, снимаемым с одного из триггеров регистра 1, или нулевым сигналом с одного из входов 11 , - 114 Таким образом выделяется наиболее приоритетный вход из
30 всех входов, на которых присутствуют сигналы запросов. Во всех остальных узлах блокировки сигналов прерьшания обязательно срабатьша- ет один или несколько элементов
35 И 6,-65, и сигнал с его выхода
через элементы ИЛИ В и НЕ 9 (нулей) поступает на вход соответствующего элемента И 10 и закрьшает его, не давая, таким образом, сигналу
40 запроса на прерьгоание, поступающему на его вход, появиться на выходе 12, - 12 устройства. Сигнал, прошедший через один из элементов И 10, поступает на соответствующий выход
45 12. Этот же сигнал ведет к снятию сигнала с выхода элемента ИЛИ-НЕ 14. После этого появляется сигнал на выходе элемента 17 задержки. Этот сигнал через элемент И 19 не проходит, что свидетельствует о правильности работы устройства. При наличии сигналов на входах И,- 11 и отсутствии сигнала на всех выходах 12 появляется сигнал на выходе эле55 мента И 19, который проходит на выход 20 устройства, сигнализируя о сбое /блокировке/. В этом случае необходимо проверить и исправить
50
содержимое регистра 1 хранения приоритетов. Элемент 17 обеспечивает задержку на время протекания переходных процессов в узлах 7 - 1, так как сигнал на выходе устройства появляется позже поступления сигналов на его входы, что без элемента 17 может привести к ложному появлению сигнала на выходе 20 устройства. После обслуживания очередного запроса сигнал этого запроса снимается с соответствующего входа 1 I , Если при этом имеются другие запросы, то на выходе элемента 17 задержки по-прежнему присутствует сигнал. Сигнал на соответствующем вьпсоде 12 также снимается, а на другом выходе 12 сигнал следующего запроса появляется через некоторое время. Это ведет к появлению импульса на выходе элемента ИЛИ-НЕ 14. При снятии сигнала с одного из входов 114 - 1l соответствующий этому входу формирователь 13 вьщает импульс, который педет к снятию сигнала с выхода элемента ИЛИ-НЕ 15 Посредством элемента 18 задержки происходит блокировка срабатьтания элемента И 19 как раз на то время, когда возникает импульс на выходе эле0855А
мента ИЛИ-НЕ 14, что препятствует ложному появлению сигнала на выходе 20 устройства,
5 Формула изобретения
Устройство переменного приоритета по авт.ев, № 737954, отличающееся тем, что, с целью
10 повышения надежности, оно содержит группу формирователей импульсов, два элемента ШШ-НЕ, элемент ИЛИ, два элемента задержки и элемент И, причем каждый вход устройства сое)5 динен с входом одноименного формирователя импульсов и с одноименным входом элемента HJM, выход которого соединен с входом первого элемента задержки, выход которого сое20 динен с первым входом элемента И, второй вход которого соединен с выходом первого элемента ИЛИ-НЕ, входы которого соединены с выходами устройства, выходы формирователей импуль-
25 сов соединены с входами второго элемента ИЛИ-НЕ, выход которого соединен с входом второго элемента задержки, выход которого соединен с третьим входом элемента И, выход которого
30 является сигнальным выходом устройства.
;
f/2
h fif
вшили Заказ 289/58
Т
20
Тираж 673
Фшшвл ШШ Патент, г. Ужгород, ул.Проектная,4
Подписное
название | год | авторы | номер документа |
---|---|---|---|
Устройство приоритета | 1987 |
|
SU1383357A2 |
Устройство для сопряжения процессора с устройством ввода-вывода | 1984 |
|
SU1180911A1 |
Многоканальное устройство для подключения абонентов к общей магистрали | 1987 |
|
SU1462311A1 |
Многоканальное устройство переменного приоритета | 1986 |
|
SU1411747A1 |
Многоканальное устройство для подключения абонентов к общей магистрали | 1988 |
|
SU1524059A1 |
Устройство для обслуживания запросов | 1986 |
|
SU1388865A2 |
Устройство для прерывания резервированной вычислительной системы | 1984 |
|
SU1218385A1 |
УСТРОЙСТВО УПРАВЛЕНИЯ ПЕРЕДАЧЕЙ ДАННЫХ В КАНАЛЕ МНОЖЕСТВЕННОГО ДОСТУПА | 2000 |
|
RU2179787C1 |
Устройство для распределения задач между процессорами | 1984 |
|
SU1242950A1 |
Устройство для сопряжения ЭВМ с магистралью локальной сети | 1987 |
|
SU1411764A1 |
Изобретение относится к вычислительной технике и может быть исполь зовано в вычислительных системах и является усовершенствованием устройства по авторскому свидетельству СССР № 737954. Цель изобретения повьшение надежности устройства, которая достигается введением.новых блоков и связей, позволяющих в случае сбойной ситуации вырабатьтать соответствующий сигнал. Устройство содержит регистр хранения приоритетов, разбитый на группы триггеров, элементы И,элементы ИЛИ,элементы НЕ, узлов блокировки сигналов прерывания, входы устройства, выходы устройства, формирователи импульсов, элементы ИЛИ-НЕ, элемент ИЛИ, элементы задержки,элемент И, сигнальный выход. Повышение надежности .достигается за счет введения группы формирователей, элементов ИЛИ-НЕ, ИЛИ, И, элементов задержки. 1 ил. с ( л
Устройство переменного приоритета | 1978 |
|
SU737954A1 |
Приспособление для точного наложения листов бумаги при снятии оттисков | 1922 |
|
SU6A1 |
Авторы
Даты
1986-01-30—Публикация
1984-08-09—Подача