Многоканальное устройство переменного приоритета Советский патент 1988 года по МПК G06F9/50 

Изобретение относится к вычислительной технике, в частности к системам прерьгааний, и может быть использовано в системах обработки информа- ции для организации обмена по запросам каналов.

Цель изобретения - упрощение устройства за счет уменьшения числа линий связи между каналами.

На чертеже приведена структурная схема устройства.

Устройство содержит регистр I сдвига, вход 2 опроса, триггер 3, элементы И 4 и 5,триггер 6, сигнальный вы- ход 7, тактовый вход 8, информационные выходы 9, каналы 10, кодовые входы II, регистр 12, дешифраторы 13, блоки 14 задержек, группу элементов И 5, элемент ИЛИ 16, запросные вхо- ды 17, элементы И 18 и вход 19 сброса

Устройство работает следующим образом.

Предварительно триггеры 3 и 6 и регистр 1 обнуляются,а сигналы с выходов триггера 6 приводят регистр 1 в режим последовательной записи.

В регистр 12 каждого канала 10 заносится двоичный код номера приоритета, который присваивается запросу данного канала 10; На одном из выходов каждого дешифратора 13 появляется сигнал, который поступает на один из соответствующих элементов И 15 группы, подготавливая их к срабатыванию. В .канале с приоритетом один сигнал поступает на вход первого элемента И 15 группы, в канале с приоритетом два - на вход второго элемента И 15 группы и т.д.

На вход 2 опроса подается импульс опроса, определяющий цикл работы устройства, а на входе 8 появляется серия импульсов синхронизации. Количество импульсов синхронизации в каждой се- рии равно числу каналов.

Импульс опроса, определяющий нулевой такт первого цикла, поступает на первый вход элемента И 4, на втором входе которого находится нулевой сигнал с прямого выхода триггера 3. Кроме того, импульс опроса поступает в каждом канале 10 на вход блока 14 задержек. Время задержки каждого выхода блока 14 подобрано так, что время подачей импульса опроса и его приходом на информационный вход регистра 1 равно целому числу тактов синхронизации. Чем ниже приоритет канала.

тем на большее число тактов должен быть задержан импульс опроса в этом . канале,

В канале с приоритетом один с первого выхода элемента задержки импульс поступает на первый элемент И 15 группы своего канала, а канале в приоритетом два - на второй и т.д.

Указанные элементы И 15 групп открыты сигналами с дешифраторов 13, поэтому задержанные в каждом канале . на разные промежутки времени импульсы проходят через соответствующие элементы И 15 групп и через элементы ИЛИ 16 появляются на входе элемента И 18 своего канала.

Пусть сигналы запросов на прерьша- ние имеются на входах 17 пятого и всех последующих каналов. Тогда элементы И 18 этих каналов открыты и на информационном входе регистра 1 появляется серия импульсов.с объединенного выхода каналов 10, причем появление первого импульса совпадает с пятым тактом синхронизации на выходе 8. Импульс с объединенного выхода каналов 10 поступает на вход элемента И 5 и на единичный вход триггера 3, но так как триггер 3 находится в нулевом состоянии, элемент И 5 открыт и импульс проходит на информационный вход регистра .

Так как триггер 6 находится в нулевом состоянии, то регистр I готов к последовательному приему импульсов. В следующем такте синхронизации в последний разряд регистра 1 записывается единица, триггер 3 переходит в единичное состояние и сигналом с инверсного выхода закрывает элемент И 5, поэтому импульсы от каналов с младшими приоритетами (импульсы от шесто- го и последующих каналов) на вход регистра 1 не попадают. С каждым последующим тактом синхронизации содержимое регистра 1 смещается по направлению к первому разряду. В момент формирования последующего импульса опроса (в нулевой такт второго цикла) единица находится в пятом разряде регистра 1.

Так как триггер 3 находится в единичном состоянии, элемент И 4 открыт и сигнал опроса устанавливает триггер 6 в единичное состояние. Сигналы с выхода триггера 6 переводят 1 в режим параллельного хранения. В одном из разрядов регистра 1 (в данном

314

случае в пятом) хранится единица, занесенная каналом, имеющим запрос с самьм высшим приоритетом, причем номер разряда совпадает с приоритетом этого канала. Сигнал с выхода 7 требует перехода к подпрограмме обслуживания запроса от канала, приоритет определяется содержимым регистра 1.

После перехода к подпрограмме об- служивания запроса на вход 19 подается сигнал сброса, устанавливающий триггеры 3 и 6 и регистр 1 в нулевое состояние. Но окончании действия этого сигнала устройство готово к обработке следующих запросов. Смену приоритетов каналов целесообразно осуществлять при наличии сигнала на вхо- де 19.

Формула изобретения

Многоканальное устройство переменного прРИоритета, содержащее каналы, а в каждом канале регистр, дешифра- тор, группу элементов И, элемент ИЛИ, элемент И, причем- каждая группа кодовых входов устройства соединена с группой информационных входов регистра одноименного канала, группа выхо- дов регистра каждого канала соединена с группой входов дешифратора своего канала, каждый выход дешифратора канала соединен с первым входом соответствующего элемента И группы своего канала, выходы элементов И группы в каждом канале соединены с входами элемента ИЛИ своего канала, выход элемента ИЛИ соединен с первым входом элемента И своего канала, о т л Ичающееся тем, что, с целью

474.

упрощения устройства за счет умень- j шения числа линий связи между каналами, устройство содержит два триггера, регистр сдвига, первый и второй элементы И, а в каждом канале - блок задержек, причем вход опроса устройства соединен с первым входом первого элемента И, вход сброса устройства соединен с входами сброса первого и второго триггеров и регистра сдвига, выходы элементов И каналов объединены через монтажное ИЛИ и соединены с единичным входом первого триггера и с первым входом второго элемента И, второй вход которого соединен с инверсным выходом первого триггера, вьгход второго элемента И соединен с

информационным входом регистра сдвига, прямой выход первого триггера соединен с вторым входом первого элемента И, выход которого соединен с единичным входом второго триггера, прямой выход которого соединен с входом управления записью регистра сдвига, вход управления сдвигом которого соединен с инверсным выходом второго триггера, прямой выход которого является сигнальным выходом устройства, тактовый вход которого соединен с тактовым входом первого триггера и регистра сдвига, выходы которого являются информационными выходами устройства, вход опроса устройства соединен с входом блока задержек всех каналов, каждый виход блока задержек соединен с вторым входом одноименногст элемента И группы своего канала, второй вход элемента И каждого из которых соединен с одноименным запросным входом устройства.

Изобретение относится к вычислительной технике и может быть использовано в системах прерьшания для уменьшения числа линий связи. Цель изобретения - упрощение устройства за счет уменьшения числа линий связи между каналами. Устройство содержит регистр сдвига, два триггера, два элемента И, а в канале - регистр, дешифратор, блок задержек, группу элементов И, элемент ИЛИ, элемент И. В устройство время задержки блока задержек каждого канала соответствует номеру канала, что позволяет регистру сдвига определять номера каналов по промежутку времени между посылкой импульса опроса, подаваемого на вход блока задержек каждого , и приходом на вход регистра сдвига импульсов , задержанных на блоках задержек каналов, имеющих запросы на прерыва- с ния, 1 ил.

5 Ч АА . А

. s-чзО