Устройство для синхронизации вычислительной системы Советский патент 1986 года по МПК G06F1/04 

I

Изобретение относится к вычисли™ тельной технике и может быть использовано при построении вычислительных систем на базе нескольких однотип™ ных цифровых вычислительных машин.

Цель изобретения повьпяение быстродействия устройства.

На фиг, приведена схема устройства; на фиг. 2 временная диаграмма работы устройства при нахождении сигнала точного времени во второй половине цикла выработки управляющих сигналов; на фиг„ 3 - временная диаграмма работы устройства при нахождении сигнала точного времени в первой половине цикла .выработки управляющих сигналов.

Устройство содержит задающий генератор 1, счетчик 2, дешифратор 3, триггеры 4 и 5, элементы И 6 - 10 элемент RTIH I I, элемент НЕ 12, стро™ бирующий вход 13 устройства, выходы 14 устройства.

Устройство работает следующим образом.

Задающим генератором 1 формируется серия тактовых импульсов, кото рая поступает на счетный вход счетчика 2, По состояниям счетчика 2 на выходах депшфратора 3 при синхронном режиме работы устройства с сиг™ налом точного времени формируется m выходных сигналов, а при несинхронном работы устройства (т-1) или (т+1) выходных сигналов. Несинхронная работа устройства по сигналу точного времени, поступающему по стробирующему входу 13, фиксируется на триггере 4 или 5.

В зависимости от состояния триггеров 4 и 5 последний (п-й) сигнал на выходе элемента ИЛИ 1I вырабатывается по принятию счетчиком 2 состояния (т-1) или m или (т+). Выходные сигналы 1,2,0.., ,п-2, п-1, п через выходы 4 устройства посту- nawT на управляющие входы ЦВМ вычис лительной системы. По появлению пос леднего (п-го) сигнала на выходе элемента ИЛИ 1 производится обнуление триггеров 4 и 5 и счетчика 2, т.е. переход на следующий цикл выработки управляющих сигналов.

При несинхронной работе устройства с сигналом точного времени цикл вьфаботки управляющих сигналов изменяется на величину длительности одного такта (±At) работы задающего

26428генератора 1. При зтом количество управляющих сигналов в цикле остает ся неизменным, т.е. последний управляющий сигнал цикла формируется на ;5 ()-м или (т+1)-м значении счетчика 2.

На временных диаграммах (фиг. 2 и 3) изображе1-{ы сигналы на прямом выходе триггера 4, на инверсном вы- 10 ходе триггера 5, на прямом выходе старшего разряда счетчика 2 (Ст.р.2) и на инверсном его выходе (Ст.р.2) старшего разряда счетчика 2,

Рассмотрим работу устройства 15 при нахождении сигнала точного времени во второй половине цикла выра- ботки управляющих сигналов на вре-; менной диаграмме (фиг. 2).

Б момент времени tj, во-время 30 появления сигнала точного времени по стробирующему входу 13, сигнал через элемент НЕ 2 и через элемент И 9 поступает на единичный вход тригг ера 4.

25 В момент времени t на (т-1)-м выходе дешифратора 3 формируется сигнал, который через элемент И 6 и элемент ИЛИ I1 поступает на нулевые входы триггеров 4 и 5 и счетчи- 3Q ка 2,т.е. переход на следующий цикл выработки управляющих сигналов.

В момент времени . во время появления сигнала точного времени по стробирующему входу 13, сигнал с (m-I)-ro выхода дешифратора 3 через элемент И 7 и элемент ИЛИ 1 поступает на нулевые входы тригге-/ ров 4 и 5 и счетчика 2, т.е. переход на следующий цикл выработки управляю1и;их сигналов.

35

40

В момент времени t, во время появления сигнала точного времени по стробирующему входу 13, сигнал из выхода дешифратора 3 через элемент И 8 и элемент ИЛИ 1 поступает на нулевые входы триггеров 4 и 5 и счетчика 2, т.е. переход . на следующий цикл выработки управляющих СИГНсШОВ,

В последующей работе устройства цикл выработки управляющих сигналов остается постоянным.

Рассмотрим работу устройства при нахождении сигнапа точного времени в первой половине цикла выработки управляющих сигналов на временной диаграмме.(фиг, 3).

3

Б момент времени tj , во время появления сигнала точного времени по стробирующему входу 13, сигнал через элемент НЕ 12 и через элемент И 10 поступает на единичный вход триггера 5.

В момент времени t на пг-м выходе дешифратора 3 формируется сигнал который не поступает на нулевые входы триггеров 4 и 5 и счетчика 2 из-за переключения триггера 5, т.е. счетчик 2 переходит в следующее состояние.

В момент времени t на (т+1)-м выходе дешифратора 3 формируется синал, который через элемент ИЛИ 11 поступает на нулевые входы триггеров 4 и 5 и-счетчика 2, т.е. переход на следующий цикл выработки управляющих сигналов.

В момент времени t, во время появления сигнала точного времени по стробирующему входу 13, сигнал; из пг-го выхода дешифратора 3 через элемент И 8 и элемент ИЛИ 11 поступает на нулевые входы триггеров А и 5 и счетчика 2, т.е. переход на следуюш 1Й цикл выработки управляющих сигналов.

В последующей работе устройства цикл выработки управляющих сигналов остается постоянным.

Рассогласование последнего управляющего сигнала из устройства и сигнала точного времени, вызванное нестабильностью генераторов тактовых импульсов, устраняется автоматическ без участия оператора.

Формула изобретения

Устройство для синхронизации вычислительной системы, содержащее задающий генератор, счетчик, первый второй и третий элементы И, элемент ИЛИ, элемент НЕ, первый триггер, причем выход задающего генератора

26428

соединен со счетным входом счетчика, группа выходов которого соединена с группой входов дешифратора, (т-1)-и выход которого соединен с 5 первыми входами первого и второго элементов И, выходы дешифратора с первого по (пг-2)-й являются выходами с первого по (п-1)-й устройства, выходы первого и второго эле0 ментов И соединены соответственно с первым и вторым входом элемента ИЛИ, выход которого соединен с входом установки в О счетчика и нулевым входом первого триггера, с

5 входом элемента НЕ и является п-м выходом устройства, выход элемента НЕ соединен с первым входом третьего элемента И, второй вход которого соединен с вторым входом элемента

0 И и является стробирующим входом устройства, третьего элемента И соединен с единичным входом первого триггера, прямой выход которого соединен с вторым входом первого

5 элемента И, отличающееся тем, что, с целью повышения быстро- .действия, в него введен четвертьш, пятый элементы И и второй триггер, причем пг-й выход дешифратора соедиQ нен с первым вхоДом четвертого

элемента И, (т+1)-и выход дешифратора соединен с третьим входом элемента ИЛИ, прямой выход старшего разряда счетчика соединен с третьим входом третьего элемента И, инверсный выход старшего разряда счетчика соединен с первым входом пятого элемента И, выход элемента НЕ соединен с вторым входом пятого элемента И, третий вход которого является стробирующим входом устройства, выход элемента ИЛИ соединен с нулевым входом второго триггера, выход пятого элемента И соединен с единичным входом второго триггера, инверсный выход второго триггера соединен с вторым входом четвертого элемента И, выход которого соединен с четвертым входом элемента ИЛИ.

5

0

5

2

„I

Cm

э-ч

dL}L JdLiK

/s

m-2

I 7

in

/

V

Изобретение относится к области вычислительной техники и может быть использовано при построении вычислительных систем.на базе нескольких однотипных цифровых вычислительных машин. Отличительной особенностью устройства является автоматическое без участия оператора обеспечение синхронизации вычислительных систем. Целью изобретения является повышение быстродействия. Поставленная цель достигается введением четвертого, пятого элементов И, второго триггера. 3 ил. IN9 0 Э5 ND 00

9 в 9

1

r ts

Фаз.:

О

Составитель Е. Торопов Редактор Е. Папп Техред И.Верес Корректор Т. Колб

Заказ 2133/47 Тираж 671Подписное

BHffliroi Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

t2 tj

и

Фиг,Ъ