Устройство для статистического уплотнения линии передачи Советский патент 1986 года по МПК H04J3/17 

Изобретение относится к электро- связи и может быть использовано в цифровых статистических многоканальных системах связи.

Цель изобретения - повьшение пропускной способности.

На фи:г.1 изображена структурная электрическая схема передающей стороны предлагаемого устройства/ на фиг.2 - структурная электрическая схема приемной стороны предлагаемого устройства.

Устройство для статистического уплотнения линии передачи содержит на передающей стороне первый 1 и второй 2 передающие регистры, элемент ИЛИ 3, буферный блок 4 памяти, блок 5 генераторов, блок б синхронизации, дете1{тор 7 активности, первый элемент И 8, блок 9 управления передачей, коммутатор 10, второй элемент И 11, а на приемной стороне первый 12 и второй 13 приемные регистры, ешок 14 генераторов, блок 15 синхронизации, блок 16 анализа сиг-налов, буферный блок 17 памяти, коммутатор 18, блок 19 управления считыванием .

Блок управления передачей содержит первый 20 и второй 21 элементы И первый 22 и второй 23 счетчики, элемент ИЛИ 24 и триггер 25.

Детектор активности содержит элемент И.26, амплитудный селектор 27 и линию 28 задержки.

Блок анализа сигналов содержит первый 29 и второй 30 счетчики и элемент И 31,

Блок управления считыванием содержит элемент ИЛИ 32, триггер 33 И элемент И 34.

Устройство работает следующим образом.

В качестве примера рассмотрим работу предлагаемого устройства по каналам связи систем с импульско-кодо вой модуляцией (ИКМ).

По уплотняемой линии передачи на вход амплитудного селектора 27 подается групповой цифровой сигн,ал многоканальной системы. Амплитудный селектор 27 детектора 7 активности выдает сигналы о наличии информации в каналах груп:аы. Блок 6 синхронизации выделяет из группового цифрового сиг нала импульоы цикловой и тактовой синхронизации. Тактовыми импульсами синхронизируется блок 5 генераторов,.

15

20

25

SO

35

2282922

который Бьщает по первому выходу им- пульсы тактовой частотой, а по второму выходу - импульсы частотой следования канальных интервалов. Информация через линию 28 задержки,элемент И 265 управляемый амплитудным селектором 27, и коммутатор 10 записывается в информационную часть передающего регистра 1 (или 2) при помощи тактовых импульсовJ поступающих с блока 5 генераторов через элемент И 11 ,, управляемый амплитудным селектором 275 и коммутатор 10. Линия 28 задержки время задержки, равное времени обработки данных амплитудным , селектором 27. Кроме того, выходной сигнаш амплитудного селектора 27 используется для маркировки того канала, по которому была передана информация. Для этого выходной сигнал амплитудного селектора 27 через элемент ИВ, управляемый импульсами,еледую- I Ецими с частотой канальных интервалов, записывается в адресную часть передающего регистра 1 (или 2). Количество разрядов адресной части передающих регистров 1 и 2 соответствует числу каналов уплотняемой системы ИКМ. Коммутатор 10 обеспечивает поочередное накопление информационных и адресных сигналов в передающих регистрах 1 или 2 d .Количество информационных импульсов, накопленных в передающих регистрах 1 или 2, подсчитывается первым 22 или вторым 23 счетчиками (информационных импульсов) в блоке 9 управления передачей. В конце каасдого цикла системы ИКМ ин- форма1| 5онные н адресные сигналы,накопленные в течение цикла в соот- ветствуюп ем передающем регистре 1 (или 2)), выдаются через элемент ИЛИ 3, Тактовые импульсы, считывающие накош1:енную информацию, поступают также на (реверсивные) вторые входы первого 22 или второго 23 счетчика (информационных импульсов) при установке в ноль которые выдают сигнал, поступающий через элемент ИЛИ 24 на первый вход триггера 25, и перебрасывают его о Таким образом, через элемент И 20 тактовые импульсы прекращают поступать на первый 1 и второй 2 передающие регистры и через элемент И 21 начинают поступать на буферный блок 4 памяти. Тем самым цикл системы ИКМ уплотняется и оставшаяся часть выделяется под передачу данных в пакетном режиме. Причем гра30

35

31

ница между виртуальными каналами и данными является фиктивной, т.е. не имеющей своего выражения в битах, и вычисляется на приемном конце по адресной информации. Таким образом, данные через элемент ИЛИ 3 поступают в линию передачи непосредственно за виртуальными каналами.

Сигнал цикловой синхронизации, поступающий из блока 6 синхронизации на второй (установочный) вход триггера 25 и второй (управляющий) вход коммутатора 10, подготавливает устройство к следующему циклу передачи. На приемной стороне из группового сигнала, поступающего по линии передачи, блоком 15 синхронизации вьще- ляются импульсы тактовой и цикловой синхронизации. Импульсы тактовой синхронизации синхронизируют блок 14 генераторов, импульсы цикловой синхронизации производят начальную установку счетчика 29 (адресных сигналов) и управляют работой коммутатора 18. Блок 16 §нализа сигналов осуществляет разделение группового сигнала на первую часть, работающую в режиме виртуального канала, и вторую часть, работающзпо в пакетном режиме.

Блок 16 анализа сигналов работает следующим образом.

. Счетчик 29 адресных сигналов подсчитывает 1 в адресной части сигнала и производит установку счетчика 30 (канальных интервалов) § соответствии с количеством активных каналов,т.е. каналов, по которым в данном цикле передается информация. Счетчик 30 канальных интервалов, отсчитав соответствующее число активных каналов, открывает элемент И 31 и под управлением тактовых импульсов с блока 14 генераторов вторая часть группового сигнала записывается в буферный блок 17 памяти. Одновременно с анализом в блоке 16 анализа сигналов групповой сигнал поступает через коммутатор 18 на первый 12 или второй 13 приемные регистры, каящый из которых состоит из информационной и адресной части. Коммутатор 18 обеспечивает накопление в одном из приемных регистров 12 или 13 информации, поступающей из линии передачи в течение цикла системы ИКМ. Причем в адресной части приемного регистра 12 (или 13) накапливаются адресные сигналы, а в информационной части - информацион282.92

ные сигналы. В то же время из другого регистра 12 (или 13), который накопил информацию во время предыдущего цикла, информационные сигналы 5 в соответствии с адресными сигналами того же регистра 12 (или 13) поступают через коммутатор 18 в линию связи. Считывание осуществляется под управлением блока 19 управления

10 считыванием, который работает следующим образом. Адресная информация считываемая из адресной части приемного регистра 12 (или 13), под управлением импуль15 сов,следующих с частотой канальных интервалов с блока 14 генераторов через коммутатор 18, поступает через элемент ИЛИ 32 на первый (установочный) вход триггера 33, который перед

20 каждым импульсом адресной информации обнуляется. Таким образом, в случае 1 в адресной информации через элемент И 34 тактовые импульсы считывают из информационной части прием-

25 ного регистра 12 (или 13) информацию одного канального интервала, в случае О - осуществляется пропуск канального интервала. В результате этого в линии передачи формируется

0 групповой сигнал, соответствующий групповому цифровому сигналу многоканальной системы ИКМ, поступившему на вход передающий части устройства.

35

Формула изобретения

Устройство для статистического уплотнения линии передачи, содержащее на передающей стороне детектор а15тив-

ности, первый выход которого соединен с первым входом коммутатора, первый, второй и третий выходы которого подключены к соответствующим информационным входам первого передающего регистра, адресные входы которого подключены к четвертому и пятому выходам коммутатора, шестой, седьмой и восьмой выходы которого соединены с соответствующими информационными

входами второго передающего регистра, адресные входы которого подключены к девятому и десятому выходам коммутатора, элемент ИЛИ, первый и второй входы которого подключены к выходам соответственно первого и второго передающих регистров, при этом детектор активности содержит элемент И, амплитудный селектор и линию задеряски, выход которой соединен с первым входом элемента И, второй вход которого подключен к выходу амплитудного селектора, вход которого соединен с: входом линии задержки и является входом детектора активности, первым и вторым выходами которого являются соответственно выход элемента И и выход амплитудного селектора, а на приемной стороне - коммутатор, первый, второй и третий выходы которого соединены с информационными зходами первого приемного регистра, адресный вход которого подключен к четвертому выходу коммутатора, пятый, шестой и седьмой выходы которого соединены с информационными входами второго приемного регистра, адресный вход которого подключен к

восьмому выходу коммутатора, о т л и- 20 и к второму выходу блока генераторов.

чающееся тем, что, с целью повышения пропускной способности, введены на передающей стороне два элемента И, блок управления передачей, буферный блок памяти, блок гене- 25 шестым входом коммутатора, седьмой

раторов и блок синхронизации,первый выход которого соединен с первым входом блока управления передачей и с вторым входом коммутатора,третий и четверты:й входы которого подключе- чены к выходам соответственно первого и второго элементов И, первые входы которых подключены к второму выходу детектора активности, вход которого соединен с входом блока синхронизации, второй выход которого соединен с йходом блока генераторов, первый выход которого соединен с вторым входом второго элемента И и с вторым входом блока управления передачей, третий вход которого подключен к п ервому выходу коммутатора,шестой выход которого соединен с четвертым входом блока управления передачей, пятый и шестой входы которого подключены соответственно к второму и седьмому выходам коммутатора,пятый вход которого подключен к первому выходу блока управления передачей, второй выход которого соединен с управляющим входом буферного блока памяти, вы;год которого соединен с третьим входом элемента ИЛИ, второй выход блока генераторов соединен с вторым входом первого элемента И и с шестым входом, коммутатора, а на приемной стороне введены блок управления считыванием, блок анализа сигналов,буферный блок памяти, блок генераторов

и блок синхронизации, вход которого соединен с первым входом коммутатора, с первым и вторым входами блока анализа сигналов и с первым входом буферного блока памяти, второй вход которого соединен с выходом блока анализа сигналов, третий вход которого соединен с первый выходом блока генераторов, с вторым входом комму

татора и с первьп входом, блока управления считыванием, второй и третий входа которого подключены к адресным выходам соответственно первого и второго приемных регистров, ин- формационные выходы которых соединены соответственно с третьим и четвертым входами коммутатора, пятый вход которого подключен к четвертому входу блока управления считьтанием

вход которого подключен к первому выходу блока синхронизации, второй выход которого соединен с четвертью входом блока анализа сигналов и с

ВХОД которого подключен к выходу блока управления считыванием.

2. Устройство по П.1, отличающееся тем, что блок управления передачей содержит два элемента И, триггер, элемент ИЛИ и первый и второй счетчики, выходы которых соединены соответственно с первым и вторым входами элемента ИЛИ, выход которого соединен с первым входом триггера, первый выход которого соединен с первым входом первого элемента И, второй вход которого соединен с первым входом второго элемента И, второй вход которого подключен к второму выходу триггера, второй вход которого является первым входом блока управления передачей, вторым, третьим, четвертым, пятым и шестым входами которого являются соответственно второй вход второго элемента И, второй вход первого счетчика, второй вход второго счетчика, первый вход первого счетчика и первый вход второго счетчика , первым и вторым выходами блока управления передачей являются выходы соответственно первого и второго элементов И.

3. Устройство по П.1, о т л и- чающееся тем, что блок анализа сигналов содержит последовательно соединенные первый счетчик, второй счетчик и элемент И, выход которого

7

является выходом блока анализа сигналов, первым, вторым, третьим и четвертым входами которого являются соответственно первый вход первого счетчика, второй вход второго счетчика, второй вход элемента И и второй вход первого счетчика.

4. Устройство по п.1, о т л и- чающееся тем, что блок уп282928

равления считыванием содержит последовательно соединенные элемент ИЛИ, триггер и элемент И, выход которого является выходом блока управления 5 считыванием, первым, вторым,третьим и четвертым входами которого являются соответственно второй вход элемента И, первый и второй входы элемента ИЛИ и второй вход триггера.

Изобретение относится к электросвязи и м.б. использовано в цифровых статистических многоканальных системах связи. Повышается пропускная способность. Устройство содержит на передающей стороне: два передающих регистра, элемент ИЛИ, буферный блок памяти (ББП), блок генераторов (БГ), блок синхронизации (БС), детектор активности, два элемента И, блок управления передачи и коммутатор, а На приемной стороне: два приемных регистра, БГ, БС, блок анализа сигналов, ББП, коммутатор и блок управления считыванием. При работе устройства по каналам связи систем с им- пульсно-кодовой модуляцией (ИКМ), в случае 1 в адресной информации,тактовые импульсы считывают кз информационной части приемного регистра информацию одного канального интервала, а в случае О - осуществляется пропуск канального интервала. В линии передачи формируется групповой сигнал, соответствующий групповому цифровому сигналу многоканальной системы ИШ, поступившему на вход передающей части устройства. Цель дос- ,тигается введением на передающей стороне: ББП, БГ, БС, двух элементов И и блока управления передачей,а на приемной стороне: БГ, БС, блока анализа сигналов, ББП и блока управления считыванием. 3 з.п. ф-лы,2 ил. (Л с: ю ю 00

фиг. 2

Составитель О. Геллер Редактор Н. Киштулинец Техред Н.Бонкапо Корректор Л. Патай

.-... - --.«. --™-- I . ..1 I .II- .,--.-.. I II .

Заказ 2298/59Тираж 624 Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5

.Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная,4