Устройство для приема команд телеуправления Советский патент 1986 года по МПК G08C19/28 

вым входом дешифратора, первый выход генератора импульсов соединен с вто- рь1м входом элемента И, второй выход генератора импульсов соединен с вторым входом дешифратора, выход второго элемента задержки соединен с первым входом элемента И-НЕ, выход которого соединен с вторым входом триггера, выход времязадагошего эле«

Изобретение относится к телемеханике и может быть использовано в составе исполнительных комплексов систем . телеуправления ,цля приема команд телеуправления и коммутации выходных цепей управления испол- нительным и механизмами.

Цель изобретения - повышение надежности устройства путем предотвращения появления ложных выходных сигналов при аварийном отключении напряжения питания.

На фиг. 1 приведена блок-схема устройства; на фиг. 2 - функциональная схема выполнения блока управления .

Устройство содержит преобразователь 1 кода, блок 2 памяти, дешифратор 3, блок 4 контроля на четность, усилители 5, обмотки реле 6, накопительный элемент 7, блок 8 управления первый ключ 9, вход 10 питания исполнительных реле, резисторы 11, контакт 12 размыкающий, контакт 13 размыкающий, обмотку реле 14, обмотку реле 15,- усилитель 16, вход 17 питания усилителей, диод 18, контакт 19 замыкающий, контакт 20 замыкающий источник 21 аварийного питания.

Элементы 12, 14, 16-19 объединены согласно их функциональному назначению во второй ключ 22. Элементы 6 , 7 и 1 1 объединены согласно их функциональному назначению в исполнительное реле 23. Блок управления содержит элемент И 24, счетчик 25, дешифратор 26, первый элемент 27 задержки, элемент ИЛИ 28, времяза- дающий элемент 29, шину 30 питания, общую шину 31 питания, генератор 32 импульсов, второй элемент 33 задержки, элемент И-НЕ 34, триггер 35.

29791

мента подключен к второму входу элемента ИЛИ, выход которого является первым выходом блока управления, второй выход триггера является вторым выходом блока управления, вход второго элемента задержки и второй вход элемента И-НЕ являются соответственно первым и вторым входами блока управления.

Преобразователь кода предназначен для обеспечения гальванической развязки с линией связи, преобразования сигнала по -уровню и формирования на выходе из принимаемого последовательного кода команды и синхросигнала параллельного двоичного кода, состоящего из информационного байта и контрольного разряда,

сопровождающего стробирующим сигналом.

Конструктивно преобразователь 1 состоит из развязывающего усилителя, обеспечивающего гальваническую

развязку- с линией связи и преобразование сигнала по уровню, требуемому для подачи сигнала на входы интегральных микросхем, и декоди- рующ,его узла двухпозиционного п-разрядного ко да, выполненного на основе регистра сдвига на триггерах и логических элементов И и ЗАПРЕТ, осуществляющего преобразование последовательного двоичного кода в параллельньй.

Блок 2 памяти предназначен для хранения параллельного .двоичного кода команды в течение требуемого

времени формирования выходного сигнала устройства.

Блок 2 выполнен в виде параллельного регистра на D-триггерах. Запись информации в регистр осуществляется по переднему фронту положительного синхроимпульса, поступающего на управляющий вход блока 2.

Асинхронная установка в ноль бло- ка 2 осуществляется подачей сигнала низкого уровня на вход установки нуля блока.

Дешифратор 3 в зависимости от синалов на входе формирует на одном из своих выходов сигнал низкого уроня. Блок 4 контроля на четног гь преназначен для получения свертки па- раллельного двоичного кода по модулю два, а также для контроля этого кода на нечетность.

Блок 4 контроля на четность производит подсчет единиц в коде по мо дулю два , производит сравнение полученного результата с контрольным кодом, поступающим на управляющий вход блока 4. При контроле на нечетность в контрольный разряд запи- сывается единица при четном числе ,единиц в передаваемом коде,

При совпадении результата свертки с содержимым контрольного разряда на выходе блока 4 контроля на четность формируется сигнал высокого уровня, в противном случае - сигнал низкого уровня.

Усилитель 5(16) предназначен для обеспечения срабатывания реле при поступлении на его вход сигнала низкого уровня. Источники питания микросхемы и реле электрически соединены с общей шиной питания устройства.

Блок 8 управления предназначен для формирования временного интервала, определяющего длительность выходных сигналов устройства, и сигналов начальной установки.

Блок управления, содержащий генератор 32, обеспечивает формирование двух сдвинутых по фазе импульсных последовательностей.

В исходном состоянии после подачи напряжения питания за время заряда конденсатора времязадающего элемента 29 сигналом низкого уровня с вы- хода элемента ИЛИ 28 осуществляется установка в ноль триггера 35 и сброс счетчика 25. Сигнал с выхода элемента ИЛИ 28 поступает также на первый выход блока 8 управления.

При наличии на первом и втором входах блока 8 сигналов высокого уровня вы содным сигналом элемента И-НЕ 34 низкого уровня триггер 35 устанавливается в единичное состояние, разрещая прохождение импульсов с первого выхода генератора 32 через элемент И 24, управляемый сигналом с первого выхода триггера 35, на второй вход счетчика 25.

Задержка сигнала в элементе 33 задержки необходима для заверщения переходных процессов в блоке 2 памяти и блоке 4 контроля на четность к моменту появления сигнала высокого уровня на первом входе элемента И 34.

По достижении определенного показания счетчика 25 выходным сигналом дешифратора 26 через первый элемент 27 задержки и элемент ИЛИ 28 осуществляется сброс счетчика 25 и установка в ноль триггера 35.

Дли исключения ложного срабатывания дешифратора 26 выход его стро- бируется сигналом с второго выхода генератора 32, имеющим сдвиг по фазе относительно сигнала на счетном входе счетчика 25.

Пока триггер 35 находится в единичном состоянии с его инверсного выхода на второй выход блока 8 уп- равления поступает сигнал низкого уровня, определяющий длительность выходных сигналов устройства. Задержка выходного сигнала дешифратора 26 в элементе 27 задержки необходима для увеличения длительности импульса на первом выходе блока 8 управления.

Первый, ключ 9 предназначен для подключения исполнительных реле к входу 10 питания в каждом цикле работы устройства, соответствующем поступлению очередной команды теле- Згправления.

Конструктивно первый ключ 9 представляет собой усилитель. Вход усилителя является информационным вхо- цом первого ключа 9. Реле первого ключа 9 вглючается при постзгплении на его информационный вход сигнала изкого уровня.

Вход 17 питания усилителей конструктивно представляет собой резистор, один вывод которого подключен шине питания микросхем устройства.

Устройство работает следующим обазом.

Работа устройства происходит циками, в каждом из которых может быть ринята одна команда телеуправлеия .

После включения напряжения питаия сигналом низкого уровня, постуающим с первого выхода блока 8 упавления, блок 2 памяти устанавливатся в ноль, а на втором выходе блока 8 управления устанавливается сигнал высокого уровня.

При этом сигналы на выход устройства не поступают, так как ни од- но из исполнительных реле 6 не включено .

Последовательный код команды поступает из линии связи на вход преобразователя 1 кода. С выхода по- следнего параллельный двоичный код, состоящий из информационного байта и сопровождающего его контрольного разряда, переписывается в блок 2 памяти.

Каждое информационное слово на первом выходе блока 1 сопровождается импульсом синхронизации, поступающим со второго выхода блока 1 на второй вход блока 2 памяти.

Код с первого выхода блока 2, соответствующий массиву принимаемых команд (предполагается, что объем ЧИСЛОВОГО массива принимаемых команд укладывается в пределах одного бай- та (8 разрядов) двоичного кода) ,, поступает на дешифратор 3, на одном из выходов которого возникает активный сигнал (низкого уровня) в соответствии с принятым кодом команды. Сигнал с выхода дешифратора 3 усиливается усилителем 5, в результате чего подготавливается цепь включения одного из исполнительных реле.

Проверка достоверности принято- го кода производится в блоке 4 контроля на четность после занесения информации в блок 2 памяти.

После проверки на нечетность поступившего кода в блоке 4 контроля на четность в случае удовлетворительного результата контроля на выходе блока 4 формируется сигнал высокого уровня, разрешающий формирование временного интервала в блоке 8 управле- НИН, при этом с второго выхода блока 8 на информационный вход первого ключа 9 поступает сигнал низкого уроня, длительность которого определяет с учетом величины задержки на от- пускание исполнительных реле длительность выходного сигнала устройства, т.е. время нахождения исполнительного реле во включенном состоянии.

При этом напряженче с входа 10 пи тания исполнительных реле поступает через первьА ключ 9, размыкающий контакт 13 блокирующего реле 15 на первый вход второго ключа и при наличии высокого потенциала на информационном входе второго ключа в цепь исполнительных реле. В результате срабатывает одно из подготовленных исполнительных реле, включающее своим контактом исполнительный механизм объекта управления.

В случае отрицательного результата контроля кода на выходе блока 4 формируется сигнал низкого уровня, блокирующий запуск схемы формирования временного интервала в блоке 8 управления. В момент появления импульса на первом выходе блока 8 управления блок 2 устанавливаетгч в ноль. Одновременно прекращается подача питанрш в цепь исполнительных реле.

Для предотвращения формирования ложных выходных сигналов при аварийном отключении напряжения питания осуществляется коммутация цепи питания исполнительных реле с помощью второго ключа 22,

Так как на входе усилителя 16 при работе устройства поступает с входа 7 питания усилителей сигнал высокого уровня (пассивный), то обмотка реле 14 обесточена и его размыкающий контакт Г2 (как и размыкающий контакт 13 отключенного блокирующего реле 15) не препятствует подаче питания на отмотки исполнительных реле 6 . Б случае аварийного отключения напряжения питания в момент начала переходного процесса на шинах питания устройства второй ключ срабатывает, размыкая своим контактом 12 цепь питания обмоток исполнитель- .ных реле 6.

Демпфирующий диод 18 предохраняет от пробоя выходной транзистор усилителя 16 при переходных процессах в устройстве.

Для исктоочения влияния разброса величин времени срабатьшания второго ключа 22 и исполнительных реле с помощью времязадающих цепей, сос- тавлен:ных из конденсаторов 7 и резисторов 11, осуществляется задержка времени срабатывания исполнительных реле на время, несколько превьш1аю- щее время срабатывания второго ключа 22.

При этом длительность выходного сигнала устройства, т.е. результирующее время нахождения исполнительного реле во включенном состоянии, равна сумме длительности сигнала, формируемого на втором выходе блока 8, и времени удержания исполнительного реле во включенном состоянии за счет разряда конденсатора 7.

Для обеспечения надежной блокировки цепей питания исполнительных реле в момент опускания второго ключа 22 в цепь питания исполнительных реле включен размыкающий контакт 13 блокирующего реле 15, питание на которое поступает через замыкающий кон/tuHun cfyyu

так1 19 реле 1Л от источника 21 аварийного питания, на выходе которого напряжение сохраняется и в случае отключения напряжения питания устройства.

Реле 15 срабатывает и блокируется через собственный замыкающий контакт 20 на шины источника 21 аварийного питания.

Следовательно, в случае аварийного отключения напряжения питания в предлагаемом устройстве исключает- ся возможность появления ложных выходных сигналов.

fpttt.t