Преобразователь частоты в код Советский патент 1986 года по МПК H03M1/60 

Изобретение относится к автоматике и вычислительной технике и может быть использовано, например, для связи вычислительной машины с объектами управления, для обработки сигналов с частотных датчиков, в том числе от струнных акселерометров, в системах стабилизации частоты.

Цель изобретения - расширение функциональных возможностей за счет преобразования периода входной частоты в код.

На чертеже изображена структурная схема устройства.

Преобразователь частоты в код со- держит генератор. 1 тактовых импульсов, распределитель 2 импульсов, делитель 3 частоты, первый, второй, третий и четвертый элементы И 4-7, триггер 8, вход 9, первый и второй элементы ИЛИ 10 и 11, первый и второй синхронизаторы 12 и 13, элемент 14 задержки, реверсивный счетчик 15, коммутатор 16, выходы 17, первый вход 18 управления, второй вход 19 управления, первый и второй выходы 20 и 21 индикации.

Устройство работает следующим . образом.

Для установки устройства в режим Преобразование частоты на вход 19 подается сигнал, устанавливающий триггер 8 в нулевое состояние. С входа 9 входная частота поступает на элемент И 7.

Сигнал с нулевого выхода триггера 8 открывает элементы И 5 и И 7. Входная частота через элементы И 7 и ИЛИ 10 поступает Hai вход синхронизатора 12 и на вход элемента 14 задержки. На управляющий вход элемента 14 задержки, в данном режиме, через элементы И 5 и ИЛИ 11 поступает тактовая частота с генератора 1 тактовых импульсов. С выхода элемента 14 задержки через синхронизатор 13 входная частота поступает на вычитающий вход реверсивного счетчика 15, на котором формируется код и непрерывно отслеживается значение частоты входного сигнала. Коммутатор 16 позволяет осуществить съем значения частоты в моменты, когда отсутствуют переходные процессы в реверсивном счетчике 15.

Для перевода устройства в режим Преобразование яериода на вход 18 подается сигнал, производящий уста-

5 0 5

новку триггера 8 в единичное состояние.

Сигнал с единичного выхода триггера 8 открывает элементы И 4 и И 6.

8результате входная частота с входа

9через элементы И 4 и ИЛИ 11 поступает на управляющий вход элемента 14 задержки. Следовательно, время задержки обратно пропорционально значению входной частоты. Частота с генератора 1 тактовых импульсов через делитель 3 частоты, элементы И 6 и ИЛИ 10 поступает в данном режиме на синхронизатор 12 и на вход элемента 14 задержки. С синхронизатора 12 импульсы пониженной частоты поступают на суммирунидий вход реверсивного счетчика 15, а с элемента 14 задержки синхронизатор 13 - на вычитанщий вход реверсивного счетчика 15. В результате на реверсивном счетчике 15 формируется код, пропорциональный периоду входной частоты. Величина кода определяется по следующему выражению:

JL -, т fr-

0

5

5

РС ГKn f,

где

г t

рс( - значение кода в реверсивном счетчике 15; f - значение частоты генератора 1 тактовых импульсов; п - число разрядов (квантов

времени) в. элементе 14 за- . держки;

f,( - значение входной частоты; коэффициент деления делителя 3 частоты; Т - период входной частоты

(квант времени).

Делитель 3 необходим для понижения частоты, чтобы выполнялось условие fff« цпр. Э.5 .При выполнении данного условия на реверсивном счетчике 15 формируется необходимое число разря- значащего кода.

К

дов Ч

Формула изобретения

50

Преобразователь частоты в код, содержащий реверсивный счетчик, коммутатор, элемент задержки, распределитель импульсов, два синхронизатора два элемента ИЛИ, два элемента И и генератор тактовых импульсов, выход которого соединен с входом распреде- 55 лителя импульсов, первьй выход которого соединен с управляющим входом коммутатора, а второй и третий выходы с первыми входами перво го и второго синхронизаторов соответственно, выход элемента задержки соединен с вторым входом второго синхронизатора, а вход - объединен с вторым входом первого синхронизатора, выходы ревар- сивного счетчика соединены с соответствующими входами коммутатора, выходы которого являются выходами устройства, первый вход первого элемента И является входом устройства, о т л и чающийся тем, что, с целью расширения функциональных возможностей за счет преобразования периода входной частоты, в него введены третий и четвертый элементы И, триггер и делитель частоты, вход которого объединен с первым входом второго . элемента И и соединен с выходом генератора тактовых импульсов, а выход - соединен с первьм входом третьего элемента И, первый вход четвертого элемента И подключен к входу устройства, вторые в.ходы первого и третьего

элементов И объединены и соединены с единичным выходом триггера, являющимся первым выходом индикации устройства, вторые входы второго и четвёртого элементов И объединены и соединены t нулевым выходом триггера, являющимся вторым выходом ин дг кации устройства, выходы первого и второго элементов И соединены с соответствующими входами первого элемента ИЛИ, выход которого соединен с управляющим входом элемента задержки, вход которого соединен с выходом второго элемента ИЛИ, первый и второй входы которого соединены с выходами третьего и четвертого элементов И соответственно, выход первого синхронизатора соединен с суммирующим входом реверсивного счетчика вычитающий вход которого соединен с выходом второго синхронизатора, единичный и нулевой входы триггера являются соответственно первым и вторым входами управления устройства.

Составитель Б. Ходов Редактор Н. Тупица Техред Л.Опейник Корректор А.

Заказ 2460/59 Тираж 816 Подписное ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва Ж-35, Раущская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4