Устройство дискретной задержки Советский патент 1986 года по МПК H03K5/153 

Изобретение относится к приборостроению и может быть использовано, в частности, в измерительной технике.

Целью изобретения является новышение быстродействия за счет уменьшения дискретности задержки.

На фиг.1 нриведена схема устройства дискретной задержки; на фиг.2 - временные диаграммы работы устройства.

Устройство дискретной задержки содер- жит управляющий триггер 1, элемент И 2, управляющий счетчик 3, формирователь 4 многофазного напряжения, генератор 5 переписывающего импульса, счетчика 6, элемент 7 задержки и коммутатор 8 каналов.

Прямой выход управляющего триггера 1 соединен с входом элемента И 2, выход которого соединен с входом формирователя 4 многофазного напряжения. Инверсный выход управляющего триггера 1 соединен с входом генератора 5 переписывающего им- пульса. Информационные входы счетчиков 6 соединены с выходами управляющего счетчика 3 импульсов, а счетные входы - с выходами формирователя 4 многофазного напряжения. К другому входу управляющего триггера 1 подсоединен вход элемента 7 задержки, выход которого соединен с дополнительным выходом устройства. Выходы переполнения счетчиков 6 соединены с инфор- мацио}шыми входами коммутатора 8 каналов, управляющие входы которого соедине- ны с младщими разрядами управляющего счетчика 3, старщие разряды которого соединены с информационными входами п-1 счетчиков 6. Выход коммутатора 8 каналов соединен с R-входом управляющего триггера 1. Выход генератора 5 переписываю- щего импульса соединен с управляющими входами п-1 счетчиков.

Устройство дискретной задержки работает следующим образом.

Код задержки записывается в управляющий счетчик 3, старщие разряды которого переписываются в счетчики 6 импульсов. Импульс запуска (фиг.26) опрокидывает управляющий триггер 1, выходной импульс (фиг.2в) которого отпирает элемент И 2. Счетные импульсы (фиг.2г) начинают поступать на фор.мирователь 4 многофазного напряжения. С выходов формирователя сдвинутые по фазе напряжения (фиг.2 д,е,ж) подаются на счетные входы счетчиков 6. Одновременно с подачей разрешающего импульса на элемент И 2 (фиг.2 а) на управляющие входы счетчиков подается разрешающее напряжение счета с выхода генератора 5 переписывающего импульса, так как на его вход поступает разрешающий потенциал с управляющего триггера 1. Счетчики начинают ра

5

0 „

0

5

ботать. Импульсы переполнения (фиг.2 з,и,к) счетчиков 6 поступают на информационные входы коммутатора 8 каналов, который управляется младшими разрядами управляю- nj,ero счетчика. С выхода коммутатора 8 каналов один из импульсов переполнения поступает на вход управляющего триггера 1 и устанавливает его в исходное состояние. Запрещающий потенциал с выхода управляющего триггера 1 поступает на вход элемента И 2 и запрещает прохождение счетных импульсов, а инверсный выход управляющего триггера переводит счетчики 6 в режим параллельной записи. Устройство переходит в исходное состояние до прихода очередного импульса запуска.

Таким образом, на выходе коммутатора 8 каналов в течение одного периода следования импульсов запуска образуется прямоугольный импульс (фиг. 2 л, который является задержанным относительно импульса запуска.

Формула изобретения

Устройство дискретной задержки, содержащее счетчик, информационные входы которого соединены с соответствующими старшими разрядами управляющего счетчика, управляющий триггер, выход которого соединен с входом генератора переписывающего импульса, выход которого соединен с управляющим входом счетчика, элемент И, соединенный одним из входов с выходом управляюйлего триггера, другой вход которого является входом устройства, S-вход управляющего триггера соединен с шиной запуска, входы управляющего счетчика соединены с соответствующими шинами кода задержки, отличающееся тем, что, с целью повышения быстродействия, в него дополнительно введены п-1. счетчиков, формирователь многофазного напряжения и ко.ммутатор каналов, причем вход формирователя многофазного напряжения соединен с выходом элемента И, а соответствующие выходы - со счетными входами соответствуюцлих счетчиков, выходы переполнения которых соединены с соответствующими информационными входами коммутатора каналов, управляющие входы коммутатора каналов соединены с соответствующими .младщими разрядами управляющего счетчика, старшие разряды которого соединены с информационными входами п-1 счетчиков, выход коммутатора каналов соединен с R-входом управляющего триггера, а выход генератора переписывающего импульса соединен дополнительно с управляющими входаг и п-1 счетчиков, выход ко.м- мутатора каналов является выходом устройства.

а XL

nJlJ-LTLTLTLriTTri Л ГгПТ Л П

6

г

т1П1тгп1п г1Г1гигп п

е

ж

п пnt

л

Ъад

.2

t

гт

п пп.

Изобретение может быть использовано в области приборостроения, в частности в измерительной те.хнике. Цель изобретения - повышение бь стродействня устройства. Устройство содержит управляющий триггер I, элемент И 2, управляющий счетчик 3, генератор 5 переписывающего импульса и эле- мепт 7 задержкп. Введение в устройство п-1 счетчиков 6, формирователя 4 многофазного паиряжепия и коммутатора 8 каналов позволило меньи пть дискретность задержки. В огпюаиии приведены временные диаграммы работы устройства. 2 ил. ю со со ел 05