Устройство задержки Советский патент 1992 года по МПК H03K5/153 

Изобретение относится к приборостроению и может быть использовано, в частности, в измерительной технике.

Цель изобретения - сохранение точности при меньших аппаратных затратах и меньших ограничениях по применяемой элементной базе.

На фиг, 1 приведена структурная схема устройства задержки; на фиг. 2 - временные диаграммы работы устройства.

Устройство задержки содержит триггер 1, элемент И 2, коммутатор 3 каналов, генератор А многофазного напряжения, датчик 5 кода, счетчик 6 и регистр 7 памяти.

Первый вход триггера 1 является входом устройства. Управляющий вход регистра 7 памяти подключен к входу устройства. Вход генератора 4 многофазного напряжения является тактовым входом устройства. Информационные входы коммутатора 3 каналов подключен к выходам генератора 4 многофазного напряжения. Адресные входы коммутатора 3 каналов подключены через регистр 7 памяти к выходам генератора

4многофазного напряжения. Первый вход элемента И 2 соединен с управляющим входом счетчика 6 и подключен к выходу триггера 1. Второй вход элемента И 2 подключен к выходу коммутатора 3 каналов. Выход элемента И 2 соединен со счетным входом счетчика 6, выход переполнения которого соединен с вторым входом триггера 1 и является выходом устройства. .Информационные входы счетчика 6 подключены к датчику

5кода.

На диаграмме (фиг. 2а,б) представлены тактовые импульсы, поступающие на тактовый вход, и импульсы запуска, поступающие на вход устройства, соответственно.

На диаграмме (фиг. 2в) изображены выходные сигналы триггера 1.

На диаграмме (фиг. 2д, е, ж) показаны сигналы, вырабатываемые генератором 4 многофазного напряжения.

На диаграмме (фиг. 2з) представлен один из сигналов на выходе коммутатора 3 канал.08, временное положение которого соответствует коду, записанному в регистр памяти.

На диаграмме (фиг. 2и) показан сигнал на выходе устройства.

Устройство задержки работает следующим образом.

Импульсы запуска (фиг. 26) записывают состояние генератора 4 многофазного напряжения в регистр 7 памяти, опрокидывают триггер 1, выходной импульс которого отпирает элемент И 2 и записывает состояние датчика 5 кода в счетчик 6. Счетные импульсы (фиг. 2а) поступают на вход гене. ратора 4 многофазного напряжения. С выходов генератора 4 сдвинутые по фазе напряжения (фиг. 2 е,д,ж) подаются на информационные входы коммутатора 3 каналов, который через регистр 7 памяти управляется состоянием генератора 4 многофазного напряжения. На счетный вход счетчика 6 через открытый элемент И 2 поступают импульсы (фиг. 2з) с выхода коммутатора 3 каналов. Счетчик 6 считает поступающие на его вход импульсы до момента переполнения, после чего на выхо- де переполнения счетчика б появляется импульс, временное положение которого

соответствует коду задержки, поступившему на его информационные входы, и устанавливает триггер 1 в исходное состояние. Запрещающий потенциале выхода триггера 1 поступает на вход элемента И 2 и

запрещает прохождение выходных (фиг. 2з) импульсов, поступающих с выхода коммутатора. Устройство переходит в исходное состояние до прихода очередного импульса запуска.

Таким образом, на выходе счетчика 6 в течение одного периода следования импульсов запуска образуется прямоугольный импульс (фиг. 2и), который является задержанным относительно импульса запуска,

причем величину Т задержки можно определить по формуле

Т Кт,

где К - код, поступающий на информационные разряды счетчика с выходов датчика

кода;

т - период следования тактовых импульсов.

Форму л а изо бретен и я

Устройство задержки, содержащее триггер, элемент И, коммутатор каналов, генератор многофазного напряжения, счетчик и регистр памяти, первый вход триггера является входом устройства, первый вход элемента И подключены к выходу триггера, информационные входы коммутатора каналов подключены к выходам генератора многофазного напряжения, управляющие входы коммутатора каналов подключены к

выходам регистра памяти, выход переполнения счетчика соединен с вторым входом триггера и является выходом устройства, отличающееся тем, что, с целью сохранения точности при меньших аппаратных затратах и меньших ограничениях по применяемой элементной базе, в него введен датчик кода, при этом управляющий вход регистра памяти подключен к входу устройства, информационные входы счетчика подключены к датчику кода, входы

регистра памяти соединены с информационными входами коммутатора, вход которого является тактовым входом устройства, выход коммутатора каналов соединен с вто-

триггера

рым входом элемента И. соединенного выходом со счетным входом счетчика, управляющий вход которого подключен к выходу

Изобретение относится к приборостроению и может быть использовано, в частности, в измерительной технике. Целью изобретения является сохранение точности при меньших аппаратных затратах и меньших ограничениях по применяемой элементной дозе. УСТРОЙСТЁО задержки содержит триггер 1, элемент И 2. коммутатор 3 каналов, генератор 4 многофазного напряжения, датчик 5 кода, счетчик 6 и регистр 7 памяти. Новым в изобретении является датчик кода. При этом управляющий вход регистра памяти подключен к входу устройства, информационные входы счетчика подключены к датчику кода, входы регистра памяти соединены с информационными входами коммутатора каналов и подключены к выходам генератора многофазного напряжения, вход которого является тактовым входом устройства, выход коммутатора каналов соединен с вторым входом элемента И. выход которого соединен со счетным входом счетчика, управляющий вход которого подключен к выходу триггера. 2 ил.

I П

J

П

7/П

-- t

L.

- I

-t

Л

l.

-t

-/