Декодер Советский патент 1986 года по МПК H03M5/12 

ч1

Изобретение относится к автоматике и вычислительной технике и может быть использовано в цифровых системах передачи данных.

Цель изобретения - повьшение поме- хоустойчивости и быстродействия.

На фиг. приведена функциональная схема декодера; на фиг.2 - временные диаграммы его работы.

Декодер содержит первый и второй D-триггеры 1 и 2, RS-триггер 3, элемент НЕ 4, элемент И 5 и элемент 6 задержки. Вход декодера подключен к входу синхронизации первого D-триг- гера 1 и через элемент НЕ 4 - к вхо- , синхронизации второго D-триггера. Инверсные выходы первого и второго D-триггеров I и 2 подключены к информационным входам соответственно второго и первого D-триггеров 2 и 1, к соответствуюпщм входам RS-триггера 3 и к входам элемента И 5, выход последнего через элемент 6 задержки подключен к входам установки в ноль D-триггеров 1 и 2. Выходы RS-тригге- ра 3 и элемента 6 задержки являются соответственно информационным выходо и выходом синхронизации устройства.

Принцип работы декодера поясняется временными диаграммами (фиг.2) и заключается в следующем.

Последовательность импульсов в коде Манчестер (фиг. 2о.) поступает с входа декодера на С-вход первого D-трйггера 1 и через элемент НЕ 4 - на С-вход второго D-триггера 2 (фиг.2с). Работа D-триггеров 1 и 2 шгпюстрируется диаграммами (фиг.2&,1 и проходит под управлением выходных сигналов D-триггеров 2 и I и импуль- сов обнуления с выхода элемента 6 задержки (фиг.2е)« Изменение исходного состояния D-триггеров и 2 происходит в середине битового интервала. Импульсы низкого уровня с ин- версных выходов D-триггеров i и 2 поступают соответственно на R и S вхо ,дл RS-триггера 3 и на входы элем:ен- та И 5. Сигнал на выходе RS-триггера 3 представляет собой восстановленный сигнал исходного двоичного кода (фиг.). Элемент И 5 осуществляет логическое сложение последовательностей импульсов низкого уровня с выходов D-триггеров 1 и 2 и выдает на вход элемента 6 задержки последовательность синхроимпульсов тактовой частоты (фиг.2й), задние фронты которых расположеьа в центре тактового интервала Т. Элемент 6 задержки осуществляет сдвиг импульсов тактовой частоты на величину задержки t , при этом

-- ,,

2

где - длительность импульсов низкого уровня на элемента И 5.

В результате при декодировании ведется анализ только фазовых переходов сигнала в центре битового интервала независимо от логического уровня сигнала на входе с возможностью варьирования параметров на любой тактовой частоте. Одновременно декодер обеспечивает вьщачу синфазных с ин- формационньиу1и импульсов тактовой частоты, благодаря перекрытию зон начала и конца тактового интервала. Все это позволяет уменьшить воздействие помехи типа дрожания фронта входного сигнала и увеличить скорость передачи информации на входе декодера.

Формула изобретения

Декодер, содержащий первый и второй D-триггеры, элемент задержки и элемент iflE, выход которого соединен с входом синхронизации второго D- триггера, вход установки в нуль которого подключен к выходу элемента задержки, отличающийся тем, что, с целью повышения помехоустойчивости и быстродействия, в него введень RS-триггер и элемент И, выход которого подключен к входу , элемента задержки, выход которого является выходом синхронизации устройства и соединен с входом установки в нуль первого D-триггера, вход синхронизации которого объединен с входом элемента НЕ и является входом устройства, инверсный выход каждого D-триггера подключен к информационному входу другого D-триггера, к соответствующему входу элемента И и к соответствующему входу RS-триггера, выход которого является информационным выходом устройства.

Редактор В.Иванова

Составитель О.Ревинский

Техред И.Попович Корректор Л.Пилипенко

Заказ 3098/58 Тираж 816 Подписное ВНИИПИ Государственйого комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г.Ужгород,ул.Проектная,4

(i/г.

Изобретение, предназначенное для использования в цифровьцс линиях передачи данных, позволяет повысить помехоустойчивость передачи и быстродействие устройства. Декодер содержит два D-триггера 1, 2, RS-триг- гер 3, элемент НЕ 4, элемент И 5 и элемент 6 задержки. Благодаря перекрестному соединению выходов D- триггеров 1, 2с их информационными входами, а также подключению этих выходов через элемент И 5 и элемент 6 задержки к входам установки в ноль обоих D-триггеров 1, 2 обеспечиваются устойчивое к дрожанию фронта входного сигнала декодирование манчестерского кода и получение синфазных с информационными импульсов тактовый частоты. 2 ил. (Л V и S tsD оо о О5 ел Г Фиг. 1