ПРЕОБРАЗОВАТЕЛЬ КОДА Российский патент 2005 года по МПК H03M5/12 

Изобретение относится к вычислительной технике и может быть использовано в системах передачи цифровой информации.

Известен преобразователь кода (см. а.с. СССР №1236615 от 25.04.84, МКИ: Н 03 М 5/12, "Декодер", А.Б.Бурченко, В.Н.Степанов, В.Д.Тришкин и А.А.Яковлев, опубл. 07.06.86, бюл. №21), содержащий первый и второй D-триггеры, элемент задержки, элемент НЕ, выход которого соединен с входом синхронизации второго D-триггера, вход установки в нуль которого подключен к выходу элемента задержки, RS-триггер и элемент И, выход которого подключен к входу элемента задержки, выход которого является выходом синхронизации устройства и соединен с входом установки в нуль первого D-триггера, вход синхронизации которого объединен с входом элемента НЕ и является входом устройства, инверсный выход каждого D-триггера подключен к информационному входу другого D-триггера, к соответствующему входу элемента И и к соответствующему входу RS-триггера, выход которого является информационным выходом устройства.

Недостатком известного преобразователя кода является сложность схемы, обусловленная наличием большого количества соединений между элементами.

Наиболее близким по совокупности существенных признаков к заявляемому изобретению является преобразователь кода (см. статью В.П.Климова, И.М.Казанова, И.Л.Вишнякова "Структуры декодирующих устройств оптических каналов" в сборнике статей "Электронная техника в автоматике", под ред. Ю.И.Конева, выпуск 17. - М.: Радио и связь, 1985 г., с.259, рис.3, г), содержащий формирователь импульсов по фронту и срезу (формирователь переходов), вход которого соединен с информационными входами устройства и D-триггера, выход которого соединен с информационным выходом устройства, тактовый вход - с выходом счетного триггера. Инверсный выход счетного триггера соединен с входом элемента задержки, выход которого соединен с инверсным входом сброса счетного триггера, тактовый вход которого соединен с выходом формирователя импульсов по фронту и срезу (формирователя переходов).

Недостатком известного преобразователя кода является необходимость формирования признака начала информационной посылки, обеспечивающего взаимную синхронизацию приемника и передатчика и достоверную передачу сообщений вследствие использования фазоманипулированного кода в качестве входного кода преобразователя.

Задачей, на решение которой направлено заявляемое изобретение, является создание преобразователя кода, обладающего расширенными функциональными возможностями, а именно: преобразование входной самосинхронизирующейся последовательности импульсов, не требующей дополнительного формирования признака начала информационной посылки.

Технический результат, заключающийся в расширении функциональных возможностей, достигается тем, что в преобразователь кода, содержащий формирователь импульсов по фронту и срезу, вход которого соединен с информационным входом устройства, и информационный выход устройства, введены десятичный счетчик-делитель и счетчик, тактовые входы которых объединены и являются тактовым входом устройства, при этом первый выход десятичного счетчика-делителя является тактовым выходом устройства, второй выход соединен с R-входом счетчика, а третий выход соединен с инверсным управляющим входом десятичного счетчика-делителя и управляющим входом счетчика, выход которого является информационным выходом устройства, выход формирователя импульсов по фронту и срезу соединен с R-входом десятичного счетчика-делителя.

Указанная совокупность признаков позволяет расширить функциональные возможности преобразователя кода, а именно: обеспечить преобразование входной самосинхронизирующейся последовательности импульсов, не требующей дополнительного формирования признака начала информационной посылки, за счет использования кода, характеризующегося обязательной сменой уровня в начале каждого битового интервала, логический "0" и логическая "1" принимают на время битового интервала высокий или низкий уровень сигнала, при этом длительность битового интервала логического "0" меньше длительности битового интервала логической "1".

На чертеже приведена принципиальная электрическая схема преобразователя кода.

Преобразователь кода содержит (см. чертеж) формирователь 1 импульсов по фронту и срезу, информационный вход 2, информационный выход 3, десятичный счетчик-делитель 4, счетчик 5, тактовый вход 6 и тактовый выход 7. Вход формирователя 1 импульсов по фронту и срезу соединен с информационным входом 2 устройства. Тактовые входы десятичного счетчика-делителя 4 и счетчика 5 объединены и являются тактовым входом 6 устройства. Первый выход десятичного счетчика-делителя 4 является тактовым выходом 7 устройства, второй выход соединен с R-входом счетчика 5, а третий выход соединен с инверсным управляющим входом десятичного счетчика-делителя 4 и управляющим входом счетчика 5. Выход счетчика 5 является информационным выходом 3 устройства. Выход формирователя 1 импульсов по фронту и срезу соединен с R-входом десятичного счетчика-делителя 4.

Формирователь 1 импульсов по фронту и срезу может быть выполнен по схеме, представленной в книге Шило В.Л. Популярные цифровые микросхемы. Справочник. - М.: Радио и связь, 1987, стр.58, рис.1.37а.

Преобразователь кода работает следующим образом. В исходном состоянии на информационном входе 2, информационном выходе 3, тактовом входе 6 и тактовом выходе 7 присутствует уровень логического "0". Счетчики 4 и 5 находятся в состоянии логического "0". На тактовый вход 6 поступают тактовые импульсы. По фронтам импульсов, поступающих на тактовый вход 6, происходит переключение счетчика 4. По фронту третьего импульса, поступающего на тактовый вход 6, на третьем выходе счетчика 4 устанавливается уровень логической "1", который поступает на инверсный управляющих вход счетчика 4, запрещая его переключение, и на управляющий вход счетчика 5, разрешая его переключение. По фронтам импульсов, поступающих на тактовый вход 6, происходит переключение счетчика 5. Преобразователь готов к преобразованию кода. На информационный вход 2 поступает информационная посылка, причем на один битовый интервал информационной посылки, соответствующий логической "1", приходится шесть импульсов на тактовом входе 6, а на один битовый интервал информационной посылки, соответствующий логическому "0", - два импульса на тактовом входе 6. По приходу на информационный вход 2 информационной посылки на выходе формирователя 1 импульсов по фронту и срезу вырабатывается импульс, который поступает на R-вход счетчика 4 и устанавливает его в нулевое состояние. На третьем выходе счетчика 4 устанавливается уровень логического "0", который поступает на инверсный управляющих вход счетчика 4, разрешая его переключение, и на управляющий вход счетчика 5, запрещая его переключение. По фронтам импульсов, поступающих на тактовый вход 6, происходит переключение счетчика 4. По фронту первого импульса, поступающего на тактовый вход 6, на первом выходе счетчика 4 и соответственно на тактовом выходе 7 устанавливается уровень логической "1" для опроса состояния счетчика 5. При этом в процессе преобразования первого бита информационной посылки состояние счетчика 5 может быть любым, а импульс, формируемый на тактовом выходе 7, можно использовать как признак начала информационной посылки. В процессе преобразования последующих битов информационной посылки состояние счетчика 5 соответствует предыдущему преобразованному биту информационной посылки. По фронту второго импульса, поступающего на тактовый вход 6, на втором выходе счетчика 4 устанавливается уровень логической "1", который поступает на R-вход счетчика 5, устанавливая его в нулевое состояние. Если текущий преобразуемый бит информационной посылки соответствует логической "1", то по фронту третьего импульса, поступающего на тактовый вход 6, на третьем выходе счетчика 4 устанавливается уровень логической "1", который поступает на инверсный управляющий вход счетчика 4, запрещая его переключение, и на управляющий вход счетчика 5, разрешая его переключение, и по фронтам импульсов, поступающих на тактовый вход 6, происходит переключение счетчика 5 так, что до окончания преобразования текущего бита информационной посылки на выходе счетчика 5 и соответственно на информационном выходе 3 установится уровень логическогой "1". Преобразование последующих битов информационной посылки осуществляется аналогично.

Для преобразования следующей информационной посылки необходимо подать ее на информационный вход 2. Следует отметить, что количество битов в информационной посылке нечетное.

Изготовлен лабораторный макет преобразователя кода, испытания которого подтвердили осуществимость и практическую ценность заявляемого объекта.

Изобретение относится к вычислительной технике. Технический результат заключается в расширении функциональных возможностей, из-за обеспечения преобразования входной самосинхронизирующейся последовательности импульсов, не требующей дополнительного формирования признака начала информационной посылки за счет использования кода с обязательной сменой уровня в начале каждого битового интервала, при этом логические ноль с меньшей длительностью и единица с большей длительностью битового интервала принимают на время этого интервала высокий или низкий уровень сигнала. Преобразователь кода содержит формирователь импульса по фронту и срезу (1), информационные вход (2) и выход (3), десятичный счетчик-делитель (4), счетчик (5), тактовые вход (6) и выход (7). 1 ил.

Преобразователь кода, содержащий формирователь импульса по фронту и срезу, вход которого соединен с информационным входом устройства, и информационный выход устройства, отличающийся тем, что введены десятичный счетчик-делитель и счетчик, тактовые входы которых объединены и являются тактовым входом устройства, при этом первый выход десятичного счетчика-делителя является тактовым выходом устройства, второй выход соединен с R-входом счетчика, а третий выход соединен с инверсным управляющим входом десятичного счетчика-делителя и управляющим входом счетчика, выход которого является информационным выходом устройства, выход формирователя импульсов по фронту и срезу соединен с R-входом десятичного счетчика-делителя.