Устройство преобразования амплитуды одиночного импульса Советский патент 1986 года по МПК G01R19/04 H03M1/36 

управления ключами в блоке 5. Кроме того, управляющим сигналом с элемента ЗАПРЕТ 8.1 производится запись 1 в нечетные триггеры регистра 9 и сигналом с элемента ЗАПРЕТ 8.2 через логический элемент ИЛИ 7 в

t ::..: .. ,.л.,

Изобретение относится к технике преобразования аналоговых величин в цифровые и может быть использовано в радиотехлических,контрольно-измерительных и информационных системах различного назначения.

Цель изобретения - повышение быстродействия устройства без снижения точности преобразования.

На чертеже представлена функциональная схема предлагаемого устройства.

Устройство содержит входную шину 1, переключатель 2, вычитатели 3.1 - 3.4, нуль-органы 4.1 -.4.5, блок 5 ключей, линию 6 задержки, элемент ИЛИ 7, элементы ЗАПРЕТ 8.1 - 8.3, регистр 9 памяти, блок 10 управления, вьшолненный на регистре сдвига, источник 11 регулируемого опорного напряжения и делитель 12 напряжения.

Устройство работает следующим образом.

После воздействия сигнала по шине . Исходное происходит сброс всех триггеров регистра 9 в состояние О и установка регистра 10 сдвига в состояние, при котором на его первом выходе присутствует 1, соответствующая высокому уровню напряжения, а на остальных - О. Сигналом с первого выхода регистра сдвигц переключатель 2 устанавливается в положение, при котором входная клемма 1 соединена с первыми входами вычитателей 3.1- 3.4, а также замыкается соответству- няций ключ источника 11,,обеспечивая тем самым подключение первого эталонного напряжения к делителю 12, ПОСКОЛЬКУ делитель состоит из трех равных по величине сопротивлений 13.1- 13.3, а величина первого эталонного уровня соответствует 3/4 от полного диапазойа входного напряжения UM, то

1241134

четные триггеры регистра 9. Работа узла в целом заключается в получении наименьшей положительной разности на входе линии задержки и записи в регистр 9 одновременно двух разрядов кода. 1 ил.

к вторым входам вычитателей 3,1 - 3.4 поступают соответствующие уровни 3/4 и, 1/2 и„, 1/4 и„ и 0. При подаче на входную клемму 1 импульсного сигнала с амплитудой U на выходах вычитателей 3.1 - 3,4 одновременно образуются разностные сигналы соответственно iUx, и - 3/4 Up ; uUxj

и, - 1/2 и„; uuj, Ux - 1/4 и,;

I uU U. Задачей нуль-органов 4,

логических элементов 8 ЗАПРЕТ и блока ключей 5 является выбор наименьшего

, разностного сигнала fiUx)m«H из превышающих нулевой уровень, подключение его к входу линии 6 задержки и формирование сигналов, производящих запись 1 в соответствующий триггер регистра 9. Так, если 1/4 U, : U, i/2 Uq, то на выходах нуль-органов 4.1, 4,2 устанавливается низкий уровень напряжения, на выходах 4.3, 4.4 - высокий уровень, на выходах

5 логических элементов ЗАПРЕТ 8.1, 8,3 - низкий уровень, а на выходе элемента 8,2 - высокий уровень. Сигналом высокого уровня с выхода элемента 8.2 производится подключение

0 разностного сигнала д U через ключ 5.3 к входу линии 6 задержки. Кроме того, сигналом с элемента 8,2 через логический элемент ИЛИ 7 производится запись 1 в триггер 9,2 по динамическому входу при наличии на информационном входе высокого, уровня, поступающего с первого выхода регистра 10 сдвига. На этом заканчивается первый такт преобразования,

0 Далее с появлением сигналов на выходе линии 6 задержки и выходе нуль-органа 4,5 начинается второй такт преобразования. На первом выходе регистра сдвига устанавливается низкий

5

Уровень, на втором - высокий уровен-ь Переключатель 2 переходит в положение, при котором задержанный разностный сигнал поступает на первые входы вычитателей, отключая последние от выходной клеммы. Подключается второе эталонное напряжение к делителю 12. На выходах вычитателей 3.1 - 3.4 образуются разностные

сигналы соответственно iU,

мин

- 3/16 и.,, ли uui

uU,

- 1/8 и,; ли;;, ли; - 1/16 и,;

ли х4 /и м ;

Если 1/8 3/16 и, то на

выходе нуль-органа 4.1 устанавливается низкий уровень напряжения, на выходах 4.2 - 4.4 - высокий уровень, на выходе логического элемента ЗАПРЕТ. 8.1 - высокий уровень, на выхода элементов 8.2 и 8.3 - низкий уровен Сигналом высокого уровня с выхода |Элемента 8.1 производится подключени

Л

разностного сигнала f. ц чере ключ 5.2 к входу линии 6 задержки. Кроме того, сигналом с элемента 8.1 производится запись 1 в триггер 9.3 регистра 9 по динамическому входу при наличии на информационном входе высокого уровня, поступающего с второго регистра 10 сдвига.На этом заканчивается второй такт преобразования. Далее процесс преобразова- ния продолжается аналогично описан- ному до полного заполнения всех разрядов регистра с использованием всех эталонных напряжений.

Формула изобретени

Устройство преобразования амплитуды одиночного импульса, содержащее последовательно соединенные первый вычитатель и первый нуль-орган, линию задержки, регистр памяти на триггерах,, источник регулируемого опорного напряжения,входы которого соединены с соответствующими выхода- ми блока управления, отличающееся тем,что, с целью повьше- ния быстродействия устройства, в него введены три дополнительных вычитате- ля, четьфе дополнительных нуль-орга- на, блок ключей, элемент ИЛИ, три элемента ЗАПРЕТ, делитель .напряжения и переключатель, а блок управления

5

О

t5

20 хь,: е 5

з

«о

я

30

45

- °

выполнен на регистре сдвига, первый вход переключателя является входной гаиной, второй вход соединен с выходом линии задержки, а выход - с первыми входами вычитателей,выход каждого дополнительного вычитателя соединен с входом соответствующего дополнительного нуль-органа и с первыми входами блока ключей, вторые входы которого соединены с выходами соответствующих элементов ЗАПРЕТ, а вьгхо.д блока.ключей подключен к входу линии задержки, выход которой соединен с входом четвертого дополнительного нуль-органаj выход первого нуль-органа соединен с третьим входом блока ключей, с первым входом элемента ИЛИ и с инверсным входом первого элемента ЗАПРЕТ, выход первого дрполнительного нуль- органа соединен с прямым входом первого элемента ЗАПРЕТ и с инверсным входом второго элемента ЗАПРЕТ,выход второго дополнительного нуль-органа соединен с прямым входом второго элемента ЗАПРЕТ и с инверсным входом третьего элемента ЗАПРЕТ, выход третьего дополнительного нуль- органа соединен с прямым входом третьего элемента ЗАПРЕТ, причем второй выход блока ключей соединен с первыми входами нечетных триггеров регистра памяти, а третий выход - с вторым входом элемента ИЛИ, выход которого соединен с первыми входами четных триггеров регистра памяти, при этом выход четвертого дополнительного нуль органа подключен к первому входу регистра сдвига, каждый из выходов которого соединен с вторыми входами соответствующих пар триггеров регистра памяти, первый выход источника

регулируемого опорного напряжения со- I ,. .

единен с третьим входом переключателя, а второй выход - с вторым входом первого вычитателя и с первым входом делителя напряжения, второй вход которого объединен с вторым входом .третьего дополнительного вычитателя и с общей шиной, а первый и второй выходы - с вторыми входами первого и второго дополнительных вычитателей, второй и третий входы регистра сдвига объединены с третьими входами триггеров регистра памяти и являются шиной Исходное, а чет- вертый вход блока ключей соединен с выходом левого вычитателя .

Изобретение относится к технике преобразования аналоговых величин в цифровые и может быть использовано в радиотехнических и контрольно-измерительных системах. Изобретение позволяет повысить быстродействие устройства без снижения точности пре-г образования, основным в устройстве является узел, состоящий из четьфех . вычитателей 3.1 - 3.4, четырех нульорганов 4.1 - 4.4, трех логических элементов ЗАПРЕТ 8,1 - 8.3 и блока 5 ключей, вычитателями осуществляется одновременное получение четырех разностных сигналов между входным уровнем и четырьмя уровнями делителя 13 напряжения, составляющими в первом цикле 3/4 и„, 1/2 U, 1/4 и„ и О (где U(, - напряжения образцового источника). Нуль-органами определяется знак разностных сигналов.Для случая положительной разности, когда входной уровень превышает уровень делителя, на выходе соответствующего нуль-органа формируется импульс на время действия входного сигнала.При превьшении входным уровнем уровня 3/4 и„ сигналом с нуль-органа 4.1 включается ключ 5.1 и через логический элемент ИЛИ 7 производится запись 1 в соответствующий триггер регистра 9. Логические элементы ЗАПРЕТ служат для формирования сигналов (Л