Аналого-цифровой преобразователь Советский патент 1982 года по МПК H03K13/175 

(54) АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ

Г

Изобретение относится к импульсной технике и может быть использовано в преобразователях, входящих в систему регистрации быстропротекающих процессов, а также в высокоскоростных цифровых приборах.

Известен конвейерный аналого-цифровой преобразователь, содержащий блоки сравнения, ключи, линии задержки, шифратор и сумматор напряжений, причем npe-jg образуемый сигнал подается одновременно на блок сравнения и линию задержки, подключенную к одному из входов сумматора. На вторые входы блоков сравнения подключены эталонные напряжения, выхо- ,5 ды блоков сравнения.соединены с управляющими входами ключей и входами шифратора, через которые подключаются эталонные напряжения с обратным знаком на второй вход сумматора.20

Каждый блок сравнения осуществляет сравнение входного сигнала своим эталоном. Значения эталонов в блоках сравнения разливаются на заданное число квантов, выходные сигналы блоков сравнения управляют ключами, при этом на вход сумматора подается только эталон, СОО-Рветствующий сработавшему блоку сравнеД ния с максимальным эталонным напряже-.-. нием, а остальные ключи не срабатывают. За счет линии задержки происходит синхронизация моментов прихода на вход сумматора эталонного и входного сигналов EI.

Недостатками преобразователя являются невысокая точность из-за того, что входной сигнал проходит через линию за-держки, в результате чего происходит искажение сигнала, и низкое быстродействие иэ-за наличия линий задержек.

Кроме того, в данном устройстве нарушается синхронизация из-оа неодновр&менного поступления на входы сумматора входного сигнала и эталонного напряжения за счет разброса параметров линий задержки, достигающих ЗО%.

Наиболее близким к изобретению по технической сущности является аналоге цифровой преобразователь (АЦП), испопьзуюжкй принцтат стробйрованкя на лету И. 9ВДержагций набор делителей типа напpsDKeHHH, сложные компараторы, обладаю- qijie I памятью типа триггера-защелки, логические элементы, выполняющие функцию антисовпадений, постоянную память на основе диодной матрицы, блок управления, выходной регистр; причем, первые входы компараторов соединены с делитепем. напряжения, вторые - с блоком управления, третьи со входом преобразуемого сигнала, выходы компараторов соединены со входами логических элементов агогисовпадений, выходы рых подключены к диодной матрице,. имеющей выходы/ соединенные с выходным регистром. Процесс преобразования в таком АЦП состоит в об1нзовании с помощью набора компараторов и дополнительной логической цепи адресного импульса, который ; считывает из. постоянной памяти нужный результат. Наличие схемы стробирования позволяет принудительно устанавливать на выходе асомпаратора одно фИКбИрЬвйнное состояние независимо от изменения входного сигнала в промежутках между сосед ними стробами, а наличие тригтерной памяти фиксирует на выходе компаратора то логическое состояние, в котором он находился в момент подачи на триггер разрешающего потенциала 2, Недостатками преобразователя явля-. ются сложность схемного решения из-за наличия блока управления, постоянной памяти, которая должна иметь,все возможные комбинации в требу ом порядке, неоднозначность моментов срабатьюания триггеров при подаче на них разрешающе го сигнала, когда на входах компараторо действует один и тот же сигнал, потеря информации в промежутках между соседHJ МИ стробами, а также низкое быстродействие. Целььизобретения - повьппение точнос ти и ведичения быстродействия преобраз Й1ания. Поставленная цель достигается, тем, что аналогс -ци(|ровой преобразователь, содержащий триггеры регистра, компарат ры, первые -входы которых соединены с выходами делителя напряжения, вторые входы - с шиной входного сигнала, а ш ходы соединены с первыми входалл соот ветствующих элементов антиоовпадений, вторые входы которых соединены с выходами предшествугощих компараторов, а второй вход старшего элемента антисовпадений соединен с обшей шиной, введены вычитатели ;,элемент НЕ, формирователи коротких импульсов, усилитель напряж&ния и элемент ИЛИ, входы которбго через формирователи коротких импульсов соединены с соответствующими выходами компараторов, а выход соединен со счет. ными входами триггеров регистра, при этом первые входы вычитателей соединены с шиной входного сигнала, вторые входы с выходами, делителей напряжения, управляющие входы вычитателей, кроме нулево;го, соединены с выходом соответствун щего элемента антисовпадения и с Г-входом соответчгтвуюшего триггера регистра, а выходы соединеШл с соответствующими входами усилителя напряжения, при этом управляющий вход нулевого Ш)1читателя соединен через элемент НЕ с выходсм первого компаратора, причем, шина Сброс соединена с R -входами триггеров регистра, а выход усилителя напряжения соединен с шиной перехода на следующую декаду. На чертеже представлена структурная схема одной декады АЦП. I. . Устройство состоит из делителя 1 напряжения, компараторов 2, элементов 3 а нтисовпаде НИИ элемента НЕ 4, формирователей 5 коротких импульсов, элемента ИЛИ 6, вычитателеЪ 7 (Uy... - Ug ), триггеров регистра 8, усилителя 9 напряжения. Устройство работает следующим об;. разом Входной нормированный сигнал подается одновременно на компараторы 2 и вычитатели 7 первой старшей декады. Каж.дый из компараторов осуществляет сра&нение входного сигнала с своим эталоном. Значения эталонов компараторов различаются на заданное число квантов, которые выбираются в соответствии с нормирова1геым сигналом. В нашем случае квант равен Он : 10. Если компаратор сработает ( 7/ ) , то выходные сигналы ЭТИХ компара торов поступают на цепочку элементов 3, которые преобразуют их таким образом, что выходной сигнал, соответствующий 1, остается толь ко на одной шине, которая соответствует наивысшему номеру сработавшего компаратора. Этот сигнал является одновременно разрешающим и информационным. Разрешающим для выдачи результата вычитания (U -Ug ) не усилитель 9, у которого коэффициент усиления равен 10. Информационным для выходного регистра 8 Усиленный сигнал подается на сдедуюшую декаду для дальнейшего преобразования, которая вьшолнена по такой же схеме, как и старшая декада, за исключением делителя 1 напряжения, который является общим для всех декад.

Преобразование входного сигнала каждой декады, величина которого меньше кванта эталонного напряжения осуществля ется при помощи нулевого вычитателя. В этом случае ни один из компараторов не срабатывает и первый компаратор через элемент НЕ 4 дает разрешение на . подключение входного сигнала ко входу усилителя напряжения. Дальнейшее преобразование в следующей декаде происходит по приведенной выше схеме. Для записи сигнала в триггеры регистра используются короткие импульсы, сформированные формирователями 5 из перепада уровня напряжения в момент переключения компараторов в состояние логического О или 1. Эти синхроимпульсы через элемент ИЛИ поступают на счетиые входы триггеров регистра и приводят установку триггеров в состояние в зависимости от информации на D -входах.

Точность преобразования увеличивае-рся за счет того, что в устройстве срабатывает только один компаратор э каждой декаде и производится запись информации в выходной регистр. Сработавший компаратор является источником стробирующего сигнала. Кроме того, в компараторах существует зона неопределенности. При подходе сигнала к порогу срабатывания на выходе ксмпаратора возникает колебательный процесс. При этом возникают большие трудности при считывании кода, связанные с возможностью возникновения погрешностей типа неопределенности считывания. С этой точки зрения в устройстве с помощью формирователя выделяется только один сигнал соответствующий этому моменту переключения компаратора.

В предлагаемом устройстве исключена возможность потери информации между соседними стробами, как это наблюдается в известном, потому что компараторы непрерывно следят за превышением сигналом заданного минимального порогового уровня.

В предложенном устройстве нет потери времени на выполнение операции вычитания, так как этот процесс осуществляется одновременно с сравнением, и разность между входным напряжением и эталоно /г всегла готова к подключетоо на вход усилителя, и все операции кодирования выполняются одновременно.

Формула изобретения

Аналого-цифровой преобразователь, содержащий триггеры регистра, ксмпарато, ры, первые входы которых соединены с выходами делителя напряжения, вторые входы - с шиной входного сигнала, а выходы соединены с первыми входами СОО-Рветствующих элементов антисовпадений, вторые входы которых соединены с выходами предшествующих компараторов, а второй вход старшего элемента антисо&падений соединен с общей шиной, отличающийся тем, что, с цепью повы щения точности и увеличения быстродействия преобразования, введены вычнтат&ли, элемент НЕ, формирователи коротких импульсов , усилитель напряжения и элемент ИЛИ, входы которого через формирователи коротких импульсов соединены с соответствующими выходами KCMiiaparoров, а выход соединен со счетными Bxt дами триггеров регистра, при этом первые входы вычитателей соединены с шиной входного сигнала, вторые входы.- с выходами делителей напряжения, ynpai ляющие входы вычитателей, кроме нулевого, соединены с-выходом соответствующего элемента антисовпадения и с .Т)-входом соответствующего триггера регистра, а выходы соединены с соответст1вующими входами усилителя напряжения, при этом управляющий вход нулевого вычитателя соединен через элемент НЕ с выходом первого компаратора, причем шина Сброс соединена с Я -входами триггеров регистра, а выход усилителя напряжения соединен с шиной перехода на следующую декаду.

Источники информации, принятые во внимание при экспертизе

$-1

,1

8-1

ч

н

Не Cftedytoufyto декаду

,дрос