Демодулятор сигналов,манипулированных минимальным сдвигом частоты с исправлением ошибок Советский патент 1986 года по МПК H04L27/14 

I12

Изобретение относится к электросвязи и может использоваться в радиоприемных устройствах для приема сигналов, манипулированных минимальным сдвигом.

Цель изобретения - повышениепомехоустойчивости,

.На фиг.1 представлена структурная электрическая схема демодулятора сигналов , манипулированных минимальным сдвигом частоты с исправлением ошибок-; на фиг.2 - сравнительнуе диаграммы помехозащищенности предлагае- .мого и известного устройств в зависимости от вероятности ошибок в линии связи.

Демодулятор сигналов, манипулированных минимальным сдвигом частоты содержит фазовращатель 1, первьш элемент 2 задержки, первый фазовый детектор 3, первьй формирователь 4 сигналов, второй элемент 5 задержки, первьш 6 и второй 7 элементы, ИСКЛЮ(т ЧАДНЦЕЕ ИЛИ, третий элемент 8 задержки, второй фазовый детектор 9, второй формирователь 10 сигналов, выходной элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 11 и первый блок 12 анализа ошибок, состоящий из элемента ИСКЛЮЧАЩЕЕ ИЛИ - 13, элемента 14 задержки и дешифратора 15, а также содержит второй 16 и третий 17 блоки.анализа ошибок, третий элемент ИСКЛЮЧАЮЩЕЕ-ИГГИ 18,

четвертьй элемент 19 задержки, четвертый элемент ИСКЛЮЧАЩЕЕ ИЛИ 20., пятый элемент 21 задержки и первый 22 и второй 23 элементы ИЛИ.

Демодулятор сигналов, манипулированных минимальным сдвигом частоты с исправлением ошибок, работает сле- .дукхцим образом.

Входной радиосигнал с выхода согласованного фильтра (не показан) поступает на фазовращатель 1 на 90° информационного канала, служащий для устранения неопределенности фазы, кратной 90, и затем через первый элемент 2 задержки на период одного тактового интервала - на первьй вход первого фазового детектора 3. Одно- .временно входной радиосигнал поступает также на вход проверочного канала - на вход третьего элемента 8 задержки на время, .- равное длительности двух тактовых интервалов, и затем на вход второго фазового детектора 9 Элементы 2 и 8 задержки и фазовые детекторы 3 и 9, соответственно информационного н проверочного каналов, являются простейшими автокорреляцион- ными демодуляторами. Сигнал на выходе первого фазового детектора 3 в информационном канале определяется фазовым сдвигом 9 между предыдущей и текущей посыпками

. -а

S 1п й Т;

oL, V, ft-f .

Аналогично в проверочном канале сигнал на выходе второго фазового детектора 9 определяется из выражения

U,

U

cos

.cf... .0,7Г}.

сигн.алов

Первьй формирователь 4 информационного .канала и второй формирователь 10 проверочного канала принимают решения о значениях принятых посылок в соответствии с правилом

V

1 при ц л О О при U 0.

1, 5

30

На ВЫХОДОВ первого элемента ИСКПЮ- ЧАМЦЕЕ ИЛИ 6 формируется проверочная последовательность V, , образованная

путем сложения по модулю два последовательности V с выхода первого формирователя 4 сигналов и ее задержанной вторым элементо.м 5 задержки

на период тактового интервала копии. Вторым элементом ИСКЛЮЧАЮЩЕЕ ИЛИ 7 осуществляется сравнение проверочных последовательностей V, и V . При- этом в результате сравнения возможны

следующие ситуации: ошибки отсутствуют в обеизс последовательностях V и Vj ; присутствуют в одной из последовательностей V или V j ошиб- . ки присутствуют в .об.еих последова-.

тельноетях.

I - -При отсутствии ощибок на выходе

второго элемента ИСКЛЮЧАЩЕЕ ИЛИ 7 образуется комбинация из нулевых посылок. Эта комбинация поступает на

блоки 12,, 16 и 17 анализа ошибок.

В этом случае дешифраторы 15 этих блоков не срабатьгеают, в результате чего сигнал логического с,выходов блоков 1,16 и 17 анализа ошибок поступает на соответствующие входы третьего, четвертого и выходного элемен тов ИСКЛЮЧ ШЦЕЕ ИЛИ 18, 20 и 11, и информационный сигнал с выхода второго

3

элемента 5 задержки проходит на выход устройства без коррекции.

В случае появления ошибок в информационном или проверочном канале, на выходе второго элемента ИСКЛЮЧАЮЩЕЕ

.ИЛИ 7 появляется одна из комбинаций; 0011.- при одиночной ошибке; 0101 - при сдвоенной ошибке; 1001 - при строенной ошибке.

Дешифрация ошибок определенного вида проводится в одном из блоков 16,17 и 12 анализа ошибок.

При одиночной ошибке сигнал коррекции (сигнал логической 1) с выхода первого блока 12 анализа ошибок через второй элемент ИЛИ 23 поступает на первый вход выходного элемента ИСКЛЮ ЧАК1ЦЕЕ ИЛИ 11, вызывая инверсию соответствующего символа в информационном потоке. При сдвоенной ошибке сигнал коррекции с первого 12 и третьего 17 блоков анализа ошибок через первый 22 и второй 23 элементы ИЛИ поступает

.на входы четвертого 20 и выходного 11 элементов ИСКЛЮЧАЩЕЕ ИЛИ, вызывая инверсию соответствующих двух соседних символов в информационном потоке. При строенной ошибке сигнал коррекции с второго блока 16. анализа ошибок

воздействует .на .три элемента ИСКЛЮ- |ЧАЖЦЕЕ ИЛИ 18,20 и 11, вызьгоая инверсию трех последовательных символов в информационном потоке.

При одновременном сбое символов в информационном и проверочном каналах возникают необнаруженные ошибки, однако вероятность их возникновения ниже, чем в известном устройстве, за счет выявления не только однократных, но и .ошибок большей кратности. При необходимости выявления пакетов ошибок кратностью более трех в схему устройства необходимо ввести дополнительные блоки анализа ошибок, элементы ИЛИ и цепочки последовательно соединенных элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и задержки, включаемых по принципу схемы на фиг.1.

Формула изобретения

Демодулятор сигналов, манипулиро- ванных минимальным сдвигом частоты с исправлением ошибок, содержащий последовательно соединенные фа зовраща- тель, первый элемент задержки, фазовый детектор и формирователь сигнала, второй элемент задержки и первый и второй элементы ИСКЛЮЧАЩЕЕ ИЛИ, пос4004

ледовательно соединенные третий, элемент задержки и вторые фазовый детектор и формирователь сигнала, выходной элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого является выходом демодулятора, и первый блок анализа ошибок, состоящий из последовательно соединенных элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, элемента задержки и дешифратора, второй вход и выход которого соединены с входами элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и являются входом и выходом блока анализа ошибок, причем входы фазовращателя и третьего элемента задержки и вторые входы первого и второго фазовых детекторов объединены и являются входом демодулятора, выходы первого и второго формирователей сигналов соединены с вторыми входами соответственно первого и второго

элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, отличающийся тем, что, с целью повьш1ения помехоустойчивости, в него введены второй и третий блоки анали- за ошибок, последовательно соединенные третий элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, четвертый элемент задержки, четвертый элемент ИСКЛЮЧАЮЩЕЕ ИЛИ и пятый элемент задержки, первый и второй эле- менты РШИ, входы которого соединены с выходами блоков анализа ошибок, а выход подключен к первому входу выходного элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого соединен с выходом, пятого элемента задержки, при том выход второго элемента задержки соединен с первым входом третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход второго блока анализа ошибок подключен к одному входу первого элемента ИЛИ и к второму входу третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, другой вход и выход первого элемента ИЛИ подключены соответственно к выходу третьего блока анализа ошибок и. к второму входу чет- вертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, а третий и четвертый входы дешифратора и выход элемента задержки каждого блока .анализ а ошибок являются соответственно его первым и вторым допол- нительными входами и дополнительным выходом, причем дополнительный выход первого блока анализа ошибок соединен с первыми дополнительными входами второго и третьего блоков анализа ошибок, дополнительный выход второго блока анализа ошибок подключен к входу третьего блока анализа ошибок и к первому дополнительному

входу первого блока анализа ошибок, дополнительньй выход третьего блока , анализа ошибок соединен с входом первого блока анализа ошибок и с вторым дополнительным входом второго блока

анализа ошибок, выход второго элемента ИС1а1ЮЧАЮЩЕЕ ИЛИ соединен с входом второго блока анализа ошибок и с вто- 5 рыми дополнительными входами первого и третьего анализа ошибок.

Изобретение относится к электросвязи и может использоваться в радиоприемных устройствах. Цель изобрете- . кия - повьшение помехоустойчивости. Демодулятор содержит фазовращатель Г, элементы задержки (ЭЗ) 2,5,8,19,21, фазовые детекторы 3,9, формирователи сигналов 4,10, элементы ИСКПЮЧАЩЕЕ ИЛИ 6,7,11,18,20, блоки анализа опм-, бок (БАС) 12,16,17, элементы ИЛИ 22, 23. БАО выполнены из элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 13, элемента 14 задержки и дешифратора 15. С помощью фазовра,- щателя 1.устраняется неопределенности фазы, кратной 90. ЭЗ 2, включенный в информационном канале, осуществляет задержку на один тактовый интервал, а ЭЗ 8, включенньй в проверочном канале, - на два тактовых интервала. ЭЗ 2,8 и фазовые детекторы 3,9 зуют в соотв.каналах простейшие автокорреляционные демодуляторы. На выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 6 формируется проверочная последователь-- ность (ПП). Элемент ИСКШОЧАЮЩЕЕ ИЛИ 7 осуществляет сравнение двух ПП. В результате вьщеляются ошибки. Ошибки анализируются в БАО и корректируются элементами ИСКЛЮЧАЮЩЕЕ ШШ 18,20, 11. 2 ил. (Л atoi Выход а и

Фиг.2

Редактор 0.Головач

Составитель В.Зенкин

Техред Л.Олейник Корректор Е.Сирохман

Заказ 4024/57 Тираж 624Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5

.Производственно-полиграфическое предприятие, г.Ужгород, ул.Проектная, 4