Дискретный регулятор периодического сигнала Советский патент 1986 года по МПК G05B11/01 

12

Изобретение относится к автоматике и может быть использовано в различных областях промышленности.

Целью изобретения является повьше- ние точности и расширение рабочего диапазона частот.

На фиг. 1 представлена блок-схема дискретного регулятора периодического сигнала; на фиг. 2 - графики его работы.

Дискретный регулятор периодического сигнала содержит первый 1 и второй 2 компараторы, первьй и второй КЗ-триггеры 3 и А, формирователь 5 импульсов, дешифратор 6, первьй и второй реверсивные счетчики 7 и 8, первьй и второй блоки 9 и 10 умножения, сумматор 11, источники 12 и 13 верхнего и нижнего опорного напряжений и источники 14 и 15 положительно- го и отрицательного смещения.

Дискретный регулятор периодического сигнала работает следующим образом.

Выходной сигнал компаратора 1 ра-:- вен единице только в момент превышения выходным сигналом верхнего опорного напряжения (поступающего па инвертирующий вход компаратора) . На выходе компаратора 2 едини- ца появляется только на время уменьшения выходного сигнала меньше опорного напряжения UQ „ (поступающего на неинвертирующий вход компаратора)

Во всех других случаях выходные сигналы компараторов Т и 2 равны нулю. Поскольку минимумы и максимз мы сигнала разнесены по времени, выходные импульсы компараторов 1 и 2 фоксируются до конца периода RS-триг герами 3 и 4. Нд фиг. 2а изображен случай превьш ения выходным сигналом

верхнего опорного напряжения U „ /on. 6

.постоянная составляющая больше нормы) . Выходной импульс компаратора 1 установит на прямом выходе RS-триг- гера 3 единицу, а на инверсном его выходе - нуль. Прямой выход RS-триг- гера 4 останется в нулевом положении поскольку импульс на выходе компаратора 2 за рассматриваемьй период не возникает.

При увеличении в выходном сигнале постоянной составляющей на выходах триггеров 3 и 4 будет зафиксирована комбинация 1,0.

При уменьшении в выходном сигнале постоянной составляющей (фиг, 2)

5 0

5 0

5

0

5

0

55

102

выходной сигнал компаратора 1 будет равен нулю, а на выходе компаратора 2 появится импульс. Поэтому на выходах RS-триггероа З и 4 будет зафиксирована комбинация 0,1.

Уменьшение амплитуды выходного сигнала (фиг. 2Ei) приведет к тому, что не сработает ни один из компараторов и на выходах триггеров будет комбинация 0,0,

При увеличении амплитуды выходного сигнала вьш1е нормы (фиг. ) импульсы возникают на выходах обоих компараторов и триггеры зафиксируют комбинацию 1,1, Следовательно, к концу каждого периода по выходным сигналам RS-триггеров можно принять однозначное решение о том. какой из па- . раметров выходного сигнала (постоянную составляющую или амплитуду) следует уменьшать или увеличивать.

Формирователь 5 импульсов в каждом периоде вырабатывает два коротких следующих друг за другом импульса в момент превьшения выходным сигналом полусуммы опорных напряжений,Первый из импульсов используется как тактовьш для работы реверсивных счетчиков 7 и 8, а второй - в качестве импульса СБРОС для возврата RS-триггеров 3 и 4 в исходное состояние.

Дешифратор 6 направляет тактовые импульсы формирователя 5 на вход счетчика 7 при выходных сигналах триггеров Зи4-0,0и1,1 или на вход счетчика 8 при комбинациях 1,0 и 0,1.

В качестве дешифратора 6 может быть использован, например, четьфех- входовьй. селектор-мультиплексор, у которого попарно соединены нужные выходы. При поступлении тактовых импульсов на вход реверсивного счетчика 7 меняется его выходной код, изменяя тем самым амплитуду сигнала на выходе блока 9 умножения, на входе сумматора 11 и на выходе регулятора. В этом случае работает только амплитудный канал, так как на вход реверсивного счетчика 8 тактовые импульсы не поступают и информация на его выходе остается прежней. При комбинациях на выходах триггеров 3 и 4 1,0 и 0,1 работает только канал постоянной составляющей (реверсивный счет-. 4I-IK 8 и блок 10 умножения). На входе сумматора 11 и на выходе регулятора в этом случае изменяется только пос312

тоянная составляющая. Управляюпщй сигнал реверсивных счетчиков 7 и 8, снимаемый с инверсного выхода триггера 3,, во всех случаях обеспечивает уменьшение возмущающего воздействия в выходном сигнале. Таким образом, каждый тактовьй импульс в зависимости от комбинации выходных сигналов триггеров 3 и 4 вызывает изменение выходного кода одного из.ревер- сивных счетчиков 7 или 8 на единицу младшего разряда, уменьшая тем самым ошибку выходного сигнала.

Ошибка регулятора в установившемся режиме, т.е. отклонение огибающей выходного сигнала от заданных уровней и UQP При достаточном числе разрядов реверсивных счетчиков не превысит погрешности компаратора. Для современных компараторов эта погрешность не более 1-3 мВ. Отсутствие в регуляторе детектора огибающей и частотного фильтра позволяет резко расширить рабочий частотный диапазон (регулятор одинаково точ- но работает при частотах входного сигнала от сотых долей герц до сотен килогерц) , в связи с чем повьш1ается точность регулирования сигнала в широкой полосе рабочих частот.

Формула изобретения

Дискретный регулятор периодического сигнала, содержащий два компара- тора и последовательно соединенные первые реверсивный счетчик и блок умножения, причем второй вход первого блока умножений соединен с первым входом регулятора, а первые входы

104

первого и второго компараторов подключены соответственно к источникам верхнего и нижнего опорного напряжения, отличающийся тем, что, с целью повышения точности и расширения рабочего диапазона частот регулятора, в него введены два RS- триггера и последовательно соединенные формирователь импульсов, дешифратор, второй реверсивный счетчик, второй блок умножения и сумматор, выходы первого и второго компараторов соединены с S-входами соответственно первого и второго RS-триг- геров 5 подключенных R-входами к второму выходу формирователя импульсов, прямые выходы первого и второго КЗ-триггеров подсоединены соответственно к втopo fy и третьему входам дешифратора, второй выход которого связан с первым входом первого реверсивного счетчика, инверсный выход первого RS-триггера подключен к вторым входам первого и второго реверсивных счетчиков, второй вход второго блока умножения - к источнику положительного смещения, вЬпсод первого блока умножения - к второму входу сумматора, соединенного тре- TbiiM входом с выходом источника отрицательного смещения, первьй и второй входы формирователя импульсов подсоединены соответственно к выходам источников нижнего и верхнего опорных напряжений, вторые входы первого и второго компараторов соединены с третьим входом формирователя импульсов, выходом сумматора и выходом дискретного регулятора периодического сигнала.

USx

.11

Изобретение предназначено для стабилизации или регулирования выходного сигнала независимо от изменения амплитуды и постоянной составляющей входного сигнала. Целью изобретения является повьшение точности и расширение рабочего диапазона частот. Особенностью предложенного устройства является отсутствие в схеме регулирования детектора выходного сигнала. Анализ выходного сигнала производится в каждом периоде путем сравнения с верхним и нижним опорными напряжениями и фиксацией результатов сравнения до конца периода двумя RS-триггерами. 2 ил. ю сд vi Од

(XI

Фи9.1

i

ивых

UonJS

Редактор A. Лежнина

Составитель С. Никитов

Техред М.Ходанич Корректор А, Тяско

Заказ А955/А6

Тираж 836

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. А/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

Подписное