Устройство для цифровой регистрации электрических сигналов Советский патент 1989 года по МПК G06F17/40 G01D9/02 

(21)4294592/24-:

(22)07.08.87

(46) 15.04.89. Бюл, № 14

(71)Южное отделение Института океанологии им.- П.П.Ширшова

(72)А.М.Агафонников, Ю.М.Коровин и В.Ю.Маслов

(53)681.325(088.8)

(56)Авторское свидетельство СССР № 11645449, кл. G 01 D 9/02, 1985.

Подымов И.С., Улановский И.Б, Автономный прибор для измерения и регистрации электродных потенциалов различных металлов. - Защита металлов, т.XIII, 1977, № 6, с.749-751.

(54)УСТРОЙСТВО ДЛЯ ЦИФРОВОЙ РЕГИСТРАЦИИ ЭЛЕКТРИЧЕСКИХ СИГНАЛОВ

(57)Изобретение касается измерений и регистрации электрических величин и может быть использовано при исследованиях различных продолжительных

электрических процессов с достаточно длительными участками очень малых изменений исследуемого параметра, например электродных потенциалов металлов при коррозии последних в морской воде. Цель изобретения - расширение класса решаемых задач за счет увеличения времени регистрации электрических сигналов без увеличения емкости накопителя. Для достижения поставленной цели в устройство, содержащее генератор тактовых импульсов 3, компаратор 6, первый D-триггер 7, реверсивный счетчик 1, блок 15 памяти, цифроаналоговый преобразователь 2, дополнительно введены мультиплексор 14, счетчики 4 и 5, дешифраторы 12 и 13, второй D-триггер 8, RS-триг- геры 16, 17, 18, элементы ИЛИ 11, 19, 24, 26, элементы И 9, 10, 21, 22, 23, элементы 20, 25 задержки. 1 ил. ,

Ј

Изобретение касается измерений и регистрации электрических величин и может быть использовано при исследованиях различных продолжительных электрических процессов с достаточно длительными участками очень малых изменений исследуемого параметра, например электродных потенциалов металлов при коррозии последних в морской воде. Цель изобретения - расширение класса решаемых задач за счет увеличения времени регистрации электрических сигналов без увеличения емкости накопителя. Для достижения поставленной цели в устройство, содержащее генератор тактовых импульсов 3, компаратор 6,первый D-триггер 7,реверсивный счетчик 1, блок 15 памяти, цифроаналоговый преобразователь 2, дополнительно введены мультиплексор 14, счетчики 4 и 5, дешифраторы 12 и 13, второй D-триггер 8,RS-триггеры 16, 17, 18, элементы ИЛИ 11, 19, 24, 26, элементы И,9,10,21,22,23, элементы 20, 25 задержки. 1 ил.

Ј М ;Ю

СО

ьэ

Изобретение относится к измерениям и регистрации электрических величин и может быть использовано при исследованиях различных продолжительных электрических процессов с достаточно длительными участками очень малых изменений исследуемого параметра, например электродных потенциалов металлов при коррозии последних в мор- ской воде.

Цель изобретения - расширение класса решаемых задач за счет увеличения времени регистрации электрических сигналов без увеличения емкости накопителя.

Сущность изобретения заключается в том, что в зависимости от скорости, протекания процесса на регистрацию подаются либо отсчеты с выхода анало- го-цифрового преобразователя через заданные фиксированные интервалы времени (если скорость процесса выше некоторой пороговой), либо интервалы времени между единичными приращени- ями сигнала с учетом знака приращения (если скорость процесса ниже пороговой) , а для опознавания типа записанного числа в нем выделяется двухразрядная зона признаков.

На чертеже показана функциональная схема устройства.

Устройство содержит реверсивный счетчик 1, цифроаналоговый преобразователь (ЦАП) 2, генератор 3 такто- вых импульсов, счетчики 4 и 5, компаратор 6, D-триггеры 7 и 8, элементы И 9 и 10, элемент ИЛИ 11, дешифраторы 12 и 13, мультиплексор 14, блок 15 памяти, RS-триггеры 16 - 18, эле- мент ИЛИ 19, элемент 20 задержки, элементы И 21 - 23, элемент ИЛИ 24, элемент 25 задержки и элемент ИЛИ 26.

Устройство работает следующим образом.

Известно, что при неизменном входном сигнале выходной отсчет АЦП, состоящего из реверсивного счетчика 1, ЦАП 2, генератора 3 тактовых импульсов, компаратора 6 и D-триггера 7, колеблется с тактовой частотой на 11 младшего разряда. Чтобы эти колебания не передавались на регистрацию, в устройство введен второй D-триггер 8 с элементами И 9 и 10 и ИЛИ 11. Пусть в некотором такте на выходе компаратора 6 установился высокий потенци.гл 1 , соответствующий случаю, когда выходной отсчет АЦП меньше величины входного сигнала. Через полтакта приходит счетный импульс с второго выхода генератора 3, который устанавливает 1 на прямом выходе триггера 7, которая переводит счетчик 1 в режим сложения (триггер 8 пока не рассматривают). Следующий тактовый импульс с первого выхода генератора 3 увеличивает выходной отсчет АЦП на 1 младшего разряда, на выходе компаратора 6 устанавливается низкий потенциал и приходящий через полтакта счетный импульс устанавливает 1 на прямом выходе триггера 8 (переписывая ее с триггера 7) и О на прямом выходе триггера 7. Таким образом, триггеры 7 и 8 оказываются в противоположных состояниях, следовательно, при неизменном входном сигнале они будут в каждом такте менять свое состояние, но в противоположных направлениях. Вследствие этого на выходах элементов И 9 и 10 и элемента ИЛИ 11 будут О (отсутствие приращений) . Если же входной сигнал изменится, то на выходе компаратора 6 в течение по крайней мере двух тактов будет неизменный потенциал, вследствие чего во втором такте оба триггера 7 и 8 окажутся в одинаковом состоянии. Соответственно 1 появится либо на выходе элемента И 9 (при положительном приращении), либо на выходе элемента И 10 (при отрицательном приращении), а также на выходе элемента ИЛИ 11.

Анализ скорости процесса производится с помощью счетчика 4, которьй считает тактовые импульсы от генератора 3, и дешифратора 12, определяющего пороговое значение скорости протекания процесса. Если импульс приращения на выходе элемента ИЛИ 11 появится раньше, чем счетчик 4 насчитает количество тактов, установленное в дешифраторе 12, процесс считается быстрым. При этом 1 с выхода элемента ИЛИ 11 перебрасывает RS-триг гер 16, выходное напряжение которого запрещает перебрасывание RS-тригге- ра 17, воздействуя на его первый вход сброса, и открывает элемент И 21, при этом на управляющем входе мультиплексора 14 устанавливается комбинация, открывающая его третий вход и разрешающая регистрацию младших разрядов выходного отсчета АЦП. Интервал регистрации отсчетов АЦП

устанавливается заданием числа в дешифраторе 13. Как только счетчик 4 насчитает установленное в дешифраторе 13 количество тактовых импульсов, на выходе дешифратора 13 появляется 1, которая, пройдя через открытый элемент И 21 и элемент ИЛИ 26 подается на управляющий вход блока 15 памяти, который производит запись слова с информационного выхода мультиплексора, а затем осуществляет переход к следующей ячейке ( зоне ) накопителя, подготавливая ее к записи очередного слова. Одновременно уп- равляющая 1, пройдя элемент ИЛИ I9 и элемент 20 задержки, возвращает в исходное состояние RS-триггер 16 и счетчик 4. Задержка в элементах 20 и 25 выбирается такой, чтобы в блоке памяти была произведена запись.Признак регистрируемого числа задается соответствующей распайкой разрядов зоны признаков на воех входных шинах мультиплексора.

Если же счетчик 4 насчитывает установленное в дешифраторе 12 число тактов до появления импульса приращения на выходе элемента ИЛИ 11, процесс считается медленным, при этом на выходе дешифратора 12 появляется импульс, который перебрасывает RS- триггер 17, 1 с выхода которого запрещает опрокидывание RS-триггера 16 открывает элемент И 22 (на третий вход которого подается 1 с инверсного выхода RS-триггера 18) и устанавливает новый адрес на управляющем входе мультиплексора 14. При этом в последнем открывается первый вход и на регистрацию пропускается число, записанное в счетчике 4. Теперь счетчик 4 является измерителем интервала времени с момента прихода последнего импульса приращения. Как только на выходе элемента ИЛИ 1I появится, импульс приращения, он проходит через открытый элемент И 22, элемент ИЛИ 26 и поступает на управляющий вход блока 15 памяти. Соответственно в блоке памяти производится запись сосчитанного в счетчике 4 количества тактовых импульсов с признаком числа и знаком приращения. Последний определяется выходным сигналом элемента И 9, который поступает на регистрацию на один из разрядов зоны признаков первой входной шины мультиплексора 14. Одновременно импульс с вы

Q $ 0 5

Q Q с

5

0

хода элемента И 22 пройдя через элемент ИЛИ 19 и элемент 20 задержки, устанавливает в исходное состояние RS-триггер 17 и счетчик 4, воздействуя на их R-входы.

Если регистрируемый процесс настолько медленный, что очередной импульс единичного приращения не поступает до полного заполнения счетчика 4, то последний переполняется и образующийся сигнал переноса поступает на- счетный вход счетчика 5 и на вход установки в 1 RS-триггера 18, изме-т няя состояние последнего. При этом 1 с его прямого выхода открывает элемент И 23 и устанавливает новый адрес на управляющем входе мультиплексора 14, которым открывается второй вход мультиплексора 14,.а О с его инверсного выхода запирает элемент И 22. Как только на выходе элемента ИЛИ 1 I появится импульс приращения, он проходит через открытый элемент И 23, элемент, ИЛИ 26 и поступает на управляющий вход блока 15 памяти, инициируя в нем запись содержимого счётчика 5 (с его признаком) Одновременно этот импульсs пройдя через элемент ИЛИ 24 и элемент 25 задержки, устанавливает в исходное состояние RS-триггер 18 и счетчик 5. Соответственно устанавливается новая адресная комбинация, открывающая на первый вход мультиплексора 14. При этом открывается элемент И 22 к поскольку действие импульса приращения на выходе элемента ИЛИ 11 еще продолжается, на выходе элемента И. 22 появляется сигнал, который, пройдя через.элемент ИЛИ 26 на управляющий вход блока 15 памяти, вызывает запись в накопителе содержимого счетчика 4, как описано выше с последующей установкой в О счетчика 4 и RS-триггера 17.

В случае еще более медленного процесса, когда до прихода импульса приращения переполняется также счетчик 5, импульс переноса с выхода последнего поступает через элемент ИЛИ 26 на управляющий вход блока 15 памяти и в последнем записывается нулевое содержимое счетчика 5, что является дополнительным признаком того, что записан максимальный временной интервал от последнего импульса приращения. Одновременно этот импульс переноса, пройдя через элемент ИЛИ 24

и элемент 25 задержки, устанавливает в исходное состояние счетчик 5 и RS- триггер 18. Таких максимальных интервалов может быть записано сколько угодно до прихода очередного импульса приращения.

Считывание записанной в накопителе информации производится с помощью ЭВМ через дополнительное устройство, в которое помещается накопитель и которое обеспечивает связь с адресными и информационными входами- выходами ЭВМ.

Таким,образом, предлагаемое устройство позволяет регистрировать либо временные интервалы между единичными приращениями с учетом их знака на участках медленного изменения сигнала, за счет чего достигается значительная экономия емкости накопителя, либо выборки отсчетов сигнала через фиксированньй интервал времени на участках быстрого изменения сигнала.

Формула изобретения Устройство для цифровой регистрации электрических сигналов, содержащее генератор тактовых импульсов, компаратор, первый D-триггер, реверсивный счетчик, блок памяти, цифро- аналоговый преобразователь, информационные входы которого соединены с выходами реверсивного счетчика, а выход - с первым информационным входом компаратора, второй информационный вход которого является информационным входом устройства, информационный вход первого D-триггера соединен с выходом компаратора, прямой выход первого D-триггера - с реверсивным входом реверсивного счетчика, первый и второй выходы генератора тактовых импульсов соединены со счетным входом реверсивного счетчика и входом синхронизации первого D-триггера соответственно, о тличающее- с я тем, что, с целью расширения класса решаемых задач за счет увеличения времени регистрации электрических сигналов без увеличения емкости накопителя, в него введены мультиплексор, два счетчика, два дешифратора, второй D-триггер, три RS-триггера, пять элементов И, четыре элемента ИЛИ и два элемент задержки, причем информа -ч ционньй вход второго D-триггера соединен с прямым выходом первого D-триггера, входы синхронизации первого и второго D-триггеров соединены между собой, их прямые выходы соединены с первым и вторым входами первого элемента И соответственно, а инверсные выходы - с первым и вторым входами второго элемента И соответственно,

выходы первого и второго элементов И соединены с первым и вторым входами первого элемента ИЛИ соответственно, выход которого соединен с входом установки в 1 первого RS-триггера и

5 с первыми входами третьего и четвертого элементов И, счетный вход первого счетчика соединен с первым выходом генератора тактовых импульсов, выход признака переноса пер0 вого счетчика соединен со счетным вх дом второго счетчика и с входом установки в 1 второго RS-триггера, а информационные выходы первого счетчика соединены с информационными вхо5 дами первого и второго дешифраторов и первым информационным входом мультиплексора, второй и третий информационные входы которого соединены соответственно с информационными вы0 ходами второго счетчика и с младшими разрядами цифроаналогового преобразователя, информационный выход мультиплексора соединен с информационным входом блока памяти, информацион- - ный выход первого дешифратора соединен с входом установки в I третьего RS-триггера, информационный выход второго дешифратора соединен с первым входом пятого элемента И, вто0 рой вход которого соединен с прямым выходом первого RS-триггера и первым входом сброса третьего RS-триггера, выход пятого элемента И соединен с первыми входами второго и треть5 его элементов ИЛИ, прямой выход второго RS-триггера соединен с вторым входом третьего элемента И, первым входом сброса первого RS-триггера и первым управляющим

0 входом мультиплексора прямой выход второго RS-триггера соединен с вторым управляющим входом мультиплексора и вторым входом четвертого элемента И, а его инверсный выход - с

5 третьим входом третьего элемента И,

выход которого соединен с вторыми . входами второго и третьего элементов ИЛИ, выход которого соединен че1472920/о

рез первый элемент задержки с вторы-ным выходом устройства, выход призна- ми входами сброса первого и третьегока переноса второго счетчика соединен RS-триггеров и с входом сброса пер-с четвертым входом второго элемента вого счетчика, выход четвертого эле-ИЛИ и вторым входом четвертого элемента И соединен с первым входом чет-мента ИЛИ, выход которого через вто- вертого элемента ИЛИ и третьим вхо-рой элемент задержки соединен с входом второго элемента ИЛИ, выход ко-дами сброса второго RS-триггера и торого соединен с входом записи-счи-второго счетчика, а выход первого тывания блока памяти, информационный JQэлемента И соединен с первым информа- выход которого является информацией-ционным входом мультиплексора.