Система передачи дискретной информации Советский патент 1988 года по МПК H04L7/10 

(Л

(4 15 2 --g регистры

i о

едБй ГЕ5 3Jr-T и 17, счетчики 18, 25 и 31 Pu-inyjLbcoB 3 В.5--триггег1Ы 19 и 23, jji- i Di ШЖ 20 и 21, блок установки 22 адреса, дб .шифратор 27 око.ччания передачи HKtjwpMauiHH, блок сумматоров

24 и сумматор 30 по модулю два, Пель достигается за счет обеспечения БОЗ- можности генерирования М-последова- тельности с циклическими сдвига И для адресной передачи дискретной информации, 1 ил„

Изобретение относится к электросвязи. Цель изобретения - повышение помехоустойчивости. Система содержит на передающей стороне г-р 1 тактовых импульсов, эл-т ИЛИ 2, RS-триггеры 3 и 5, блок установки 4 адреса, мультиплексор 6, регистр 7. сдвига, блок сумматоров 8 по модулю два, дешифратор 9 нулевой комбинации, цифровой компаратор 10 и формирователь 11 импульсов, а на приемной стороне - регенератор 12 входного сигнала, г-р. 13 тактовых импульсов, мультиплексо

I

Изобретение относится к электросвязи и может быть использовано в системах сеансной передачи дискретной информации.

Цель изобретения - повышение помехоустойчивости,

На чертеже представлена структурная, электрическая схема системы передачи дискретной информации.

Система передачи дискретной информации содержит на передающей стороне генератор 1 тактовых импульсов, элемент ИЛИ 2, RS-триггер 3 блок 4 установки адреса, дополнительный RS- л Р нгг ер-5 3 мультиплгксор б, регистр 7 ПАШК.-:,J, блок 8 с; {маторэЕ по моду комбир1;.; а Т::Ш/ь 1 :a.,c -B j а на приемной CToposf рйгзнеун op i2 входного CHi HaiiA, гг;:;-1арзтор l3 TSKTcat x км- пул&еоЕ,, i epBbrti мультиллехсор 14. первый 15 Л второй рег истры сдвига, злекек: и 17., первый счетчик 13 импульсов,, лервгэш RS-TpFiri ep 9, первый 20 и второй 21 КЛИ, бло 22 установкн здрас,ц зторой RS--Tpi- T Г ер 23, второй мультиплексор 24, зто V Oji счетчкк 25 И1 п1улл оз,, бло-; 25 i ;j: t04efij деш: 1фратор 27 охокчмтня передачи 1Шфор1- ации, регис р :- S сдвчга блок 29 cji .iMaTopoti по модуле два г. . л-гатор 30 яо модулк два и ;:с- полннтелькый счетя ик: 31 х17.пульсоЕ,

На чертеже обоз гачен кан;;л .;2

Система пер --11;.йчи дискре,тисй 1-ш формации .ает слйдуто-ЕГМ образом,

Б i icxoAtsoM состс,лнии 1ЛЯ передающей сторона RS-тркгл ер 3 ка икварском БЬлХоде сигнал у;:к;;вня Г . этом,; несмотря Нй наличие сигналов от генератора i на та1;говом Е:,ГСде регистра

запись

с.г;виг сиг

0

5

0

лов в нем не происходят. Все разряды регистра 7 находятся в нулевом состоянии, что обеспечивает сигнал уровня 1 на выходе дешифратора 9 и, следовательно, включение по входу управления режш-юм записи регистра 7 в режим параллельной записи информации. Сигналами дополнительного RS- триггера 5 переключения режимов передачи включадотся каналы Х| - Х мультиплексора 6, что обеспечивает подключение к входу канала 32, связи младд его разряда первых информационных входов мультиплексора 6 и к входу последовательной зггписи регистра 7 соотзетству101дего выхода блока 8 сумматоров и пол ачу Но вхо,1Ы параллельной записи регистра 7 и первые информационные хчходь цифрового компаратора 10 сигналов с зьг/одов блока 4 установки адреса. При этом сигнал; появившийся иа выходе цифрового компаратора 10.J соответствует последнему элементу М-лоследователькости, формируемой по тактовьм ш-1пульсам от генераТчОра 1 регбист-ром 7 к блоком 8 сумматоров.

При поступлеякк сигнала уровня г на З-вход RS--TpHr epa 3 последний переходит в другое состояние. В perviCi p 7 произвсвктс.я запись сигналов с блока 4 з С гановки адреса, Б результате сигнал угишня 1 ка аы- хпде дешифратора 9 исчезает и,, как следствие этого., регкс- -р 7 переводит- :::;; з 1;оследовательной записи у. :;двнг а к;{формации. Под действием ;sьп импульсов регистр 1 и блок ;- ,:. :л- гматорсв формирует -элементы М- с : ледонатепьЕостИ; ко юрые пог;ту raio v 3 канал связи. За счет задания начального состояния регистра 7 сдви- г ,э путем записи и его разря,иь сигна- Jioa с б,ло} Сй 4 установки адреел ;|,о1-тпг,-и.пч;я нс. мм(.. геиернро- илиии М-пос.чедопятч льности с циклическими сднигами, ч Г о обеспечивает n;ipf cnyio передачу дискретной информации, Формирование и передача злемеи- тон М-|1ослед ;)Г).III,ПОСТ длптся цр момента совпадения сигналов на вторых и первых информационных входах цифрового компаратора 10 на последнем элементе М-последовательности.

Формирователь 11 обеспечивает выделение спада импульса, поступающего на его вход от цифрового компаратора 10 после формирования и передачи всех элементов М-последовательнос- ти. Под действием сигнала с выхода формирователя 11 RS-триггер 5 включает каналы Y и отключает каналы X мультиплексора 6, что обеспечивает режим передачи информации, а регистр 7 обнуляется, что обеспечивает установку режима пapaллeJu нoй записи. Сигнал формирователя 11 по длитель- ности значительно меньше тактового интервала генератора 1, поэтому следующий импульс от генератора 1 производит запись в разряды регистра 7 сигналов, поступающих через каналы Y мультиплексора 6.

После записи сигналов в регистр 7 он переходит в режим формирования М-последовательностн с начальных условий, определяемых значениями сигналов передаваемой информации. За счет включения каналов Y мультиплексора 6 происходит подключение к входу последовательной записи регистра 7, входу канала 32 связи и дополнительному первому информационному входу (который является входом младшего разряда для первых информационных входов) цифрового компаратора 10 соответствующего выхода блока 8 сумматоров. Благодаря этому передача информации производится за счет циклических сдвигов второй, отличной от первой М-последовательности (что обеспечивает дополнительное повышение помехоустойчивости) . Передача второй М-последовательности длится также до тех пор, пока на первых и вторых информационных входах цифрового компаратора 10 не установится равенство сигналов, которое произойдет как и в описанном случае передачи первой М-последовательности, только на последнем элементе М-последовательности. После передачи BTOpoii М-последовательности

0

5

0

5

0

5

0

5

0

5

формирователь 11 формирует сигнал, 110 которому на информационном входе системы передачи дискретно информации устанавливается новое значение сигналов передаваемой информации, по которым устанавливается новое значение начального состояния регистра 7, что обеспечивает передачу М-последовательности второго вида с новым циклическим сдвигом. При отсутствии передаваемой информации по сигналу (Запрос информации на передачу) формирователя 11 на третьих информационных входах мультиплексора 6 устанавливается комбинация окончания передачи информации, после передачи которой на вход Конец передачи информации системы передачи дискретной информации поступает кратковременный сигнал, который устаналивает RS-триг- гер 3 в исходное состояние. Установка RS-триггера 3 в исходное состояние приводит к появлению на его инверсном выходе сигнала уровня 1, который устанавливает исходное состояние на передающей стороне и прекращает передачу.

При возобновлении передачи процессы протекают в описанном порядке.

Прием информации в системе передачи дискретной 1тформации происходит следующим образом, В исходном состоянии на приемной стороне первый 19 и второй 23 RS-триггеры на своих инверсных выходах имеют сигнал уровня 1. Этот сигнал с инверсного выхода первого RS-триггера 10 устанавливает и удерживает в нулевом состоянии по R-входам первый счетчик 18 и второй регистр 16. Сигнал с инверсного выхода второго RS-триггера 23 устанавливает и удерживает в нулевом состоянии второй счетчик 25 и включает кана:п,1 X второго мультиплексора 24, через которые осуществляется соответственно подключение информационных входов параллельной записи третьего регистра 28 к соответствующим выходам блока 22 установки адреса, подключение входа последовательной записи третьего регистра 28 и второго входа сумматора 30 к первому вьгходу блока 29 сумматоров, а также подк:ночение первого входа сумматора 30 к выходу последнего разряда первого регистра 15.

Поступающие с канала 32 связи переданные сигналы поступают на пегенеpa i op s i j который регенерирус r rix, используя тактовые № 1ульсы Г енера- TO ija 13 с частотой следования вьпие час-готы следования импульсов генератора 1 передающей стороны по крайней мере в число элементов,, составляющих одну М-последовательность. раз. Регенерированные сигналь гюступак;т с информационного выхода регенератора 12 на вход канала Y первог о мультиплексора .14,

Значения каждого элемента (бита) принимаемой последовательности записываются в первый регистр 15, что осуществляется за счет включения канала Y первого мультиплексора 14 по сигналу с тактового зыхода pei e- нератора 12, подаваемому на управляющий вход - первого мультиплексора 14« Длительность этого подкгпоче- ния составляет один период сигнала генератора 13, В течение остальнвгх тактов 5 приходящихся на бит принимаемой последовательности, вход последовательной записи первого регистра 15 подключается через канал Y первого мультиплексора 14 к собстенному выходу последнего разряда. Число раз рядов регистра 28 равно числу элемен тов М-последовательностн.

К сменту приема пос;;е,цне: о эле- М-тюследователькопти Е первом poi rfcTpe 15 оказыв;АЮТся записанными все 1;на; : -чия битов принятой М после- дователь-юст.. На каждом бите принимаемой M-пucлeдoвaтeJJьнo..ти производится запись в разряды третьего регистра 28 сигналов начальных условий, задаваемых блоком 22 установки адреса,. Для обеспечени/. приема информации нес бходж а 1-Г;- ,:; К гичиость начальных yf .jiOBHKj задаваемых блоками 4 и 22 установки адреса. Запись на- чапьных условий в третий рег нстр /8 обеспечивае1 Ся подачей сигналов с выходов блока 22 установки адреса через соо гветствую дие каналы X BTCipc го мультиплексора 23 ка. входы д о Б третьего р е,- и с т р а 28, у с. т а; (а s - ливаемогэ на длительность такта ге;-;о ратора 13 в ре;ким аара,)ле1П;заой записи, путем подачи сигнала с выхода ре с енератора 12 иа вход управления режимом записи регистра 28, Таки образом, на каждом бите М-последова- тельности обеспечивается одповрем :. ная запись в первый регистр 15 sria-- чения бита приш маемой последователь

68(Ui6

, V тре7 И11 pLM HC i p 28 ции нача.пьных (ад,ресных) условий и обнуление догюлните.чьного счетчика 31, Под ллп1ствием остальных тактовых импульсов генератора 13, поступшощих за длительн(зс -ть бита, в первом регистре 15 производится сдвиг с перезаписью информации. При зтом с выхода

ig последнего разряда первого регистра 15 значения записанных битов М-пос- ледовательности поступают через соответствующий канал X второго мультиплексора 24 на сумматор 30, Под дей1 ствием тех же импульсов третий ре- г истр 28 обеспечивает формирование элементов эталонной М-последователь ности, идентичной переданной.

Еяты эталонной М-последователь2Q ности поступают на сумматор 30 для сравнения с бита-Ми пр шимаемой и записанной в первый регистр 15 М-после- довательности. При совпадении значений сравниваемых принимаемо. и зтаTJT лонноР М-последовательностей и сдвиге элементов принятой М-последова- тельности число, записанное в дополнительном счетчике 31, получается равным числу совпадений элементов принятой и эталонной М-последовательнос- тей. Если приняты асе биты переданной М-последовательног.ти и имеет место их допустимое искажение, то на последнем такте М-последовательности при проведеь;ии сравнения дополнительный

35 счетчик 31 формирует сигнал, который поступает на S-вход второго RS-триг- гера 23 и ос тцествляет его переключение Выходные сигналы второго RS- триггера 23 разрешают работу второго счетчика 25 и включают соответствующие ка.наль Y второго мультиплексора 24, через которые входы разрядов третьего регистра 28 подключаются к соответствующим выходам разрядов п-срво- го счетчика 18, икфоС Мационный вход гтос.г:едовательной записи третьего ре,- гистра 23 и второй вход сутчматора 30 подк/шчаьэтся к второму выходу блока 29 сумматоров, лервый вход сумматора

50 30 подключается к выходу последнего разряда в гор О регистра 16.

.гиал H:J выходе второго счет чика :.; т,ояв) через период i i;ocлe- озательност -;. Этот сигнал, равный

4S О ;.аи :-ельности такту гекератора 13, гр.к Л уисче - lia S-iixon, первого КЗ-триггера 19 и Bxo;i у ;;раеления режимом записи BTopoi o рег чстрн 16. Сигналы

30

40

45

с Г5ыхода первого E S-триггсра 19 разрешают работу первого счетчика 18, второго ре -истра 16 и прохождение сигналов через элемент И 17, Во второй pei-истр 16 осуществляется запись информации, накопленной в первом регистре 15 за интервал работы второго счетчика 25. Первый счетчик 18 ггри работе осуществляет счет сигналов с тактового выхода регенератора 12, которые устанавливают третий регистр 28 в режим параллельной записи.

Запись сигналов с выхода разрядов первого счетчика 18 производится за один такт от генератора 13, а затем осуществляется формирование элементов второй М-последовательности с записанных сигналов начальных условий. Формирование второй М-последовательности, идентичной передаваемой, обеспечивается соответствующим выходным сигналом блока 29 сумматоров, идентичного блоку 8 сумматоров передающей стороны. Поскольку на каждом такте сигналы на выходах разрядов первого счетчика 18 изменяются, то изменяются и начальные условия, с которых формируется М-последовательность, от такта к такту (от бита к биту). Формирование элементов М-последоватех1Ь- ности сопровождается сравнением в cyt-iMaTope 30 их значений со значениями элементов принятой и записанной во второй регистр 16 М-последовательности. При совпадении ycTanoBJieiiHoro числа элементов последовательностей дополнительный счетчик 31 успевает за битовьш интервал -переполниться от тактовых импульсов генератора 13.Этот сигнал свидетельствует о том, что принятая и записанная во второй регистр 16 М-последовательность на передающей стороне формировалась с иден тичных начальных условий установленным первым счетчиком 18 для данной прорерки. Сигнал с выхода дополнительного счетчика 31 поступает через элемент И 17 на выход Разрешение получения информации системы передачи дискретной информации, на первой вход второго элемента ИЛИ 21 и на управляющий вход блока 26 ключей.

Сигналы с выходов разрядов первого счетчика 18 через соответствующ е каналы X второго мультиплексора 24 и блок 26 ключей поступает на инфор- мационны.е выходы системы передачи д1- скретной информации. С вькода вто680ft8

poi o элe ieнтa ИЛИ 21 сигнал поступает на R-вход первого RS-триггера 10 л устанавливает его в исходное состояние, устанавливая и удерживая в исходном состоянии первый счетчик 18 и второй регистр 6. После окончания периода очередной М-последовательности появляется сигнал на выходе второ1Q го счетчика 25 и описанные процессы проверок повторяются. Если при приеме имели место ошибки в элементах М- последовательности выше установленной нормы, то первый счетчик 18 за период

г М-последовательности не обнуляется и переполняется. Сигнал переполнения через первый 20 и второй 11 элементы ИЛИ устанавливает первый 19 и второй 23 RS-триггеры в исходное состояние,

Q что вызывает установку всей приемной стороны в исходное состояние. Окончание приема информации при наличии приема всех М-последовательностей производится путем дешифрации комби5 нации окончания передачи информации дешифратором 27 и установки его сигналом первого 19 и второго 23 RS- триггеров в исходное состояние через первый элемент ШШ 20. .

Формула изобретения

Система передачи дискретной информации, содержащая на передающей стороне последовательно соединенные ре5 гистр сдвига и цифровой компаратор, а также генератор тактовых импульсов, RS-триггер и элемент ИЛИ, на приемной стороне - последовательно соединенные генератор тактовых импульсов, регенератор входного -сигнала, первый счетчик импульсов и первый элгмент ИЛИ, второй счетчик 11мпульсов, такто- вый вход которого подключен к тактовому выходу регенератора входного

5

0

сигнала, последовательно соединенные элемент И, блок клочей и дешифратор комбинации окончания передачи информации, выход которого подсоединен к второму входу первого элемента ИЛИ,

0 а также первый RS-триггер, инверсный выход которого подсоединен к установочному входу первого счетчика импульсов, второй RS-триггер и второй элемент j-ШИ, причем выход элемента

5 И и выходы блока ключей являются соответственно выходом Разрешение на получение информации и информацион- ны.ми выходами системы, о т л и ч аю |ц ,ч .4 с я тем, что, с ислт.ю шм Ы-- шеиня пом€ хоусто11ЧН1)пс-ти, на пере- даклщч стороне введены iiocnejj,oBaTejrb- но соединенные блок сумматоров по модулю днг1 и мультиплексор, а также блок установки адреса, выходы которого подсоединены к вторым информационным входам мультиплексора, дешифратора нулевой комбинации, входы и выход которого подключены соответственно к соответствующим выходам регистра сдвига и входу управления режимом записи регистра сдвига, дополнительный RS-триггер, прямой и инверсный выходы которого подсоединены к соответствующим управляющим входам мультиплексора, формирователь импульсов, вход и выход которого подключены соответственно к выходу цифрового компарг1тора и объединенным S-вхо- ду дополнительного RS-триггера и первому входу элемента ИЛИ, при этом второй вход элемента ИЛИ объединен с R-входом дополнительного RS-триггера и подключен к инверсному выходу RS-триггера, выходы элемента ИЛИ и генератора тактовых импульсов подсоединены соответственно к установочному и тактовому входам регистра сдвига, информационный вход последовательной записи которого объединен с дополнительным первым информационным входом цифрового компаратора и подключен к первому выходу мультиплексора, вторые выходы которого подсоединены к соответствующим информационным входам параллельной записи регистра сдвига и вторым информационным входам цифрового компаратора, выходы регистра сдвига подсоединены к соответствующим входам блока сумматоров по модулю два, причем S-вход дополнительного RS-триггера, S-вход и R-вход RS-триггера, третьи информационные входы и первый выход мультиплексора являются соответственно входом Запрос информации на передачу, входом Начало передачи, входом Конец передачи информации, ин(})орма- ционным входом и канальным выходом системы, на приемной стороне введень последовательно соединенные первый мультиплексор, первьпЧ и второрЧ регистры сдвига, тактовые входы которых подключены к выходу генератора тактовых импульсов, последовательно соединенные второй мультиплексор, третий регистр сдвига и блок сумма

0

5

0

5

0

5

0

И роп 1Ь1 Mo/tyjno , иергплй и пторг.й иыло;Ц 1 которого лодс() к соот- ветсткующргм первым ииформац.иомным входам второго мультиплексора, последовательно соединенные сумматор по модутпо два и дополнительный счетчик импульсов, тактовый вход и выход которого подключены соответственно к выходу генератора тактовых импульсов и объединенным S-входу второго RS- триггера и первому входу элемента И, при этом вход управления режимом записи второго регистра сдвига объединен с S-входом первого RS-триггера и подключен к выходу второго счетчика импульсов, установочный вход которого объединен с первым управляющим входом второго мультиплексора и подключен к инверсному выходу второго RS-триггера, прямой выход которого подсоединен к второму управляющему входу второго мультиплексора, установочный вход второго регистра сдвига подключен к инверсному выходу первого RS-триггера, R-вход и прямой выход которого подключены соответственно к выходу второго элемента ИЛИ и второму входу элемента И, выход второго регистра сдвига и дополнительный выход первого регистра сдвига подсоединень соответственно к информационному входу последовательной записи второго регистра сдвига и первому информационному входу первого мультиплексора, второй информационный и управляющие входы которого подключены соответственно к информационному и тактовому выходам регенератора входного сигнала, дополнительный вьгход первого регистра сдвига и выход, второго регистра сдвига подсоединены к соответствующим вторым инфор- мационньим входам второго мультиплексора, третьи и четвертые информационные входы которог о подключены соответственно к соответствующим выходам блока установки адреса и соответствующим выходам разрядов первого счетчика импульсов, выходы блока ключей подключены к соответствующим выходам второго мультиплексора, первый и второй дополнительные выхода которого подсоединены соответственно к перво- ку входу сумматора по модулю два и объединенным информационному входу пocлeдoвaтeJп oй записи третьего регистра сдвига и второму входу сумматора по модулю два, выход элемента

1 i -1- 1068061 2

И подсоединен к первому входу второ-соединен к входу управления режимом

го элемента ИЛИ, второй вход которо-записи третьего регистра сдвига и

го объединен с R-входом второго RS-установочному входу дополнительного

триггера и подключен к выходу пер-счетчика импульсов, тактовый вход

вого элемента ИЛИ, тактовый выходкоторого подключен к выходу генерарегенератора входного сигнала под-тора тактовых импульсов.