Устройство для приема измерительной информации Советский патент 1986 года по МПК G08C19/28 

Изобретение относится к телеизмерению и может быть использовано в системах сбора измерительной информации.

Цель изобретения - повышение точности устройства.

На фиг.1 изображена структурная схема устройства для приема измерительной информации; на фиг.2 - функциональная схема блока управления; на фиг.З - функциональная схема формирователя сигналов; на фиг,4 - функциональная схема блока памяти.

Устройство содержит коммутатор 1, усилитель 2 с программируемым коэффициентом усиления, аналого-цифровой преобразователь (АЦП) 3, блок 4 уп- равления, шифратор 5, регистр 6, счетчик 7, формирователь 8 сигналов, регистр 9, блок 10 сравнения, эле- .менты И 11-13, регистр 14, сумматор 15, дешифратор 16, блок 17 памяти, блок 18 сумматоров.

Влок 4 управления содержит триггер 19, элемент ИЛИ 20, элементы И 21-26, элемент 27 задержки, формирователь 28 импульса, элемент ИЛИ 29, триггер 30, элемент 31 задержки, формирователь 32 импульсов, элементы 33 и 34 задержки, триггеры 35 и 36, формирователь 37 импульсов, элемент 38 задержки, формирователь 3 импульсов, элемент 40 задержки, триггеры 41 и 42, элемент И 43. Формирователь В сигналов содержит блок 44 памяти, счетчик 45, ци(1:роаналоговый преобразователь (ИДП) 46, элемент ИЛИ 47, элементы 48--51 задержки. Блок 17 памяти содержит регистры 52, ,.. . ,52, , элементы И 53, ,... ,53ц , элемент И 54 и дешифратор 55,.

Устройство работает следующим образом.

В режиме Настройка на пятом входе блока 4 управления (фиг.2) присутствует напряжение логического нуля. Это напряжение с выхода блока 4 управления поступает на третий вход коммутатора 1 и подключает выход формирователя 8 сигналов к информационному входу усилителя 2, Сигнал Пуск поступает на шестой вход блока 4, устанавливает триггер 19 в 1 Сигнал Цуск с первого выхода блока 4 поступает на входы регистры 6 и счетчика 7, устанавливая их в нулевое состояние.

57689 2

Сигнал Пуск через элемент ИЛИ 20 и открытый сигналом Настройка элемент И 21 с выхода блока 4 поступает на вход считывания формирователя 8,

5 на входы адреса которого поступает нулевое значение со счетчика 7, откуда считывается код начальной установки для коэффициента усиления, задаваемого счетчиком 7.

О По сигналу с выхода элемента И 21 - код поступает в счетчик 4, куда записывается с приходом этого же сигнала Пуск, задержанного относительно считывания из блока 22 в эле 5 менте 4.8, этот же сигнал с задержкой в элементе 49 на время записи счетчика 45 через элемент ИЛИ 47 запускает ЦАП 46 и с задержкой на время установления выходного сигнала в

20 ЦАП 46 запускает АЦП 3, т.е. сигнал Пуск с выхода элемента 50 формирователя 8 сигналов поступает через элемент ИЛИ 29 на второй вход запуска АЦП 3, который преобразует выход.

25 ной сигнал ЦАП 46.

Сигнал Конец преобразования с выхода АЦП 3 поступает на четвертый вход блока 4 и через элемент И 24 устанавливает триггер 30 в 1, сиг30 нал с выхода которого поступает на вход считывания с регистра 9 с задержкой в элементах 31 и 32. На время считывания из регистра 9 триггер 30 устанавливается в О.

35 С выхода регистра 9 код, постоянно записанный в этом регистре, поступает на блок 10 сравнения, где (Сравнивается с кодом преобразованного сигнала с выхода АЦП 3.

40 С задержкой в элементе 33 на время считывания и сравнения сигнал Конец преобразования с выхода элемента 33 открывает элементы И 11 и 12, На которые поступают соответственно

45 сигналы равенства и неравенства с выхода блока 10 сравнения.

При неравенстве кодов сигнал с выхода элемента И 12 поступает на вход счетчика 45 и увеличивает значение его содержимого на 1 и с задержкой на время установки счетчика 45 этот же сигнал запускает через элемент ИЛИ 47 ЦАП 46, а затем через элемент 50 и элемент ИЛИ 29 запус- 55 кает АЦП 3, который измеряет уже увеличенный сигнал с выхода ЦАП 46 и т.д., пока не получим равенство. (Начальная установка кода для Каждого

50

коэффициента усиления программируемого усилителя 2 подбирается так, чтобы значение выходного сигнала соответствовало коду на выходе АЦП 3 или было бы меньше, поэтому мы каждый раз либо увеличиваем содержимое счетчика 45, либо не увеличиваем).

При равенстве кодов сигнал Конец преобразования с выхода элемента И 11 поступает на второй вход счет- чика 7 и устанавливает его в следующее состояние и с задержкой через элемент И 25 и элемент ИЛИ 29 запускает МЩ 3, а также устанавливает в Г триггер 19. Сигнал Конец пре- образования с АЦП поступает в регистр 14 и считывает идеальный код

П-(

-J

преобразованного сигнала

NU.

Код N:.. поступает в сумматор

где из него вычитается реальный код N преобразованного сигнала с выхода АЦП 3. На выходе сумматора 15 получаем код абсолютной погрешности в конце (1+1)-й шкалы преобразования

4М;, 2 -Nf, . Код ЛМ;,, постуJ-1 пает в код 17 памяти, на третий вход

которого поступает сигнал 1 с выхода триггера 35. Код погрешности йМ; со сдвигом записывается в i-n ячеек блока 17 памяти (где п - разрядность АЦП). Таким образом,получаем коды, соответствуюшие разрядным значениям мультипликативной погрешности на i-M диапазоне преобразования.

Сигнал J с выхода триггера 35 с задержкой в формирователе 39 импульсов и элементе 40 на время счи

тывания, вычисления и записи поступа ет на второй вход триггера 35 и вто- .рой вход элемента.И 13, на первый вход которого поступает сигнал с выхода дешифратора 16. При наличии кода последнего порядка режим Настрой ка заканчивается и нового запуска не происходит.

Режим Настройка осуществляется периодически в зависимости от скороети изменения состояния окружающей среды, в общем случае не менее, чем через 10 измерений.

В режиме Работа, задаваемом блоку 4 по сигналу Пуск, устанав- ливаются в О регистр 6, счетчик 7, триггеры 19, 41 и 42 и через открытый элемент И 23 с задержкой в элементе 3

jЮ 15

на время начальной установки коэффициента усиления через элемент ИЛИ 29 сигнал поступает на второй вход АЦП 3.

Через время преобразования сигнал Конец преобразования через элемент И 22 устанавливает триггер 41 в 1. По сигналу с триггера 41 код преобразованного сигнала через шифратор 5 записывается в регистр 6. С задержкой в формирователе 37 импульсов и элементе 34 на время шифрования, записи кода порядка и время установления увилителя 2 с программируемым коэффициентом усиления импульс запуска вновь поступает на второй вход АЦП 3.

20

По окончании преобразования сигнал Конец преобразования через элемент И 23, открытый единичным сигналом с триггера 41, устанавливает триггер 36 в 1, сигнал с выхода которого по- 25 ступает на пятый вход (считывания) блока 17 памяти, на первый вход (адреса) которого поступают код преобразованного сигнала (Мантисса)

30

N,

-i SZ2 ccj , где ctj - значение

j-ro разряда (О или О, с выхода АЦП 3 и код порядка i с выхода регистра 6. В результате с приходом сиг нала с триггера 41 открьтаются элементы И 53 того разряда, значение которого 1 (oij 1). Сигналы с выходов элементов И 53 открывают соответствующие ячейки блока 17 памяти, в которых записаны коды погрешности йм соответствующего j-ro разряда. Эти коды поступают в блок 18 сумматоров, где они суммируются ЛМ;

J йМ. а;; (1 - номер диапазона, поj. J

рядок) и вычитаются из кода преоб- . разованного сигнала N)(. . В результате на выходе блока 18 сумматоров получим точный код, равный .-ДМ.

С задержкой в элементе 27 и формирователе 28 импульсов на время коррекции триггер 36 обнуляется импульсом с выхода формирователя. Этот же сигнал устанавливает триггер 42 в 1. Сигнал с выхода этого триггера является сигналом Готовность данных Преобразователь готов к приему следующего сигнала.

Формула и

5

3 о

1257689

бретения

1. Устройство для приема измерительной информации, содержащее коммутатор, первый вход которого является первым входом устройства, аналого-цифровой преобразователь, счетчик, первый, второй и третий элементы И, блок памяти, отличаю- щ е е с я тем, что, с целью повышения точности, в него введены первый, второй и третий регистры, формирователь сигналов, шифратор, дешифратор, сумматор, блок управления, блок сумматоров и усилитель с програм14И- руемым коэффициентом усиления, выход коммутатора соединен с информационным входом усилителя с программируемым коэффициентом усиления, выход которого подключен к первому входу ана лого-цифрового преобразователя, первый выход которого соединен с первыми входами блока сравнения, сумматора, блока памяти, блока сумматоров

и с входом шифратора, выход которого подключен к первому входу первого регистра, вькод которого соединен с управляющим входом усилителя с про- граммируемьт коэффициентом усиления и является первым выходом устройства, зо первый выход блока управления подключен к второму входу первого регист- t

pa, первому входу счетчика, выход которого соединен с первыми входами второго регистра и формирователя сиг- 35 налов, с вторым входом блока памяти и с входом дешифратора,, выход которого подключен к первому входу первого элемента И, выход которого соединен с первым входом блока управле- 40 НИН, второй выход которого соединен с первыми входами второго и третьего элементов И, выход последнего из которых подключен к вторым входам счетшестой выход блока управления соединен с Третьим входом формирователя сигналов, второй выход которого подключен к третьему входу блока управ- 5 ления, седьмой выход которого соединен с третьим входом блока памяти и с вторым входом второго регистра, выход которого подключен к второму входу сумматора, выход которого сое10 динен с четвертым входом блока памяти, выходы которого подключены к вторым входам блока сумматоров,, выход которого является вторым выходом устройства,- восьмой выход блока уп15 равления соединен с вторым входом аналого-цифрового преобразователя, второй выход которого подключен к четвертому входу блока управления, девятый и десятый выходы которого 20 соединены соответственно с пятым

входом блока памяти и с третьим входом блока сумматоров, одиннадцатый .выход блока управления подключен к второму входу первого элемента И,

25 пятый и шестой входы блока управления являются соответственно вторым и третьим входами устройства.

2, Устройство по П.1, отличающее ся тем, что блок управления содержит первый, второй, третий, четвертый, пятый, шестой и седь- мой элементы И, первый, второй, тре- тий, четвертый, пятый и шестой элементы задержки, первый и второй элементы ИЛИ, первый, второй, третий и четвертый формирователи импульсов, первый, второй, третий, четвертый, пятый и шестой триггеры, первый вход блока управления соединен с первым входом первого элемента ИЛИ, выход которого подключен к первому входу первого элемента И, выход которого является шестым выходом блока управления, второй вход блока управления соединен с первым вхоДом второго элемента И, выход которого подключен к первым входам второго элемента ИЛИ и первого триггера, выход которого соединен с первым входом третьего элемента И, выход которого подключен к первому входу второго триггера, выход которого является седьмым выходом блока управления и через последовательно соединенные первые формирователь импульсов и элемент задержки подключен к одиннадцатому выходу блока управления и к второму входу второго триггера, третий вход блока

чика и блока управления, третий выход которого через третий регистр соединен с вторым входом блока сравнения, первый и второй выходы кото- I .

р ого подключены к вторым входам соответственно третьего и второго эле- .мрнтов И, выход последнего из.которых соединен с вторьм входом формиро зателя сигналов, первый выход ко,то- рого подключен к второму входу коммутатора, с третьим входом которого сое динен четвертый выход блока управления, пятый выход которого подключен к третьему входу первого регистра.

..

2, Устройство по П.1, отличающее ся тем, что блок управления содержит первый, второй, третий, четвертый, пятый, шестой и седь- мой элементы И, первый, второй, тре- тий, четвертый, пятый и шестой элементы задержки, первый и второй элементы ИЛИ, первый, второй, третий и четвертый формирователи импульсов, первый, второй, третий, четвертый, пятый и шестой триггеры, первый вход блока управления соединен с первым входом первого элемента ИЛИ, выход которого подключен к первому входу первого элемента И, выход которого является шестым выходом блока управления, второй вход блока управления соединен с первым вхоДом второго элемента И, выход которого подключен к первым входам второго элемента ИЛИ и первого триггера, выход которого соединен с первым входом третьего элемента И, выход которого подключен к первому входу второго триггера, выход которого является седьмым выходом блока управления и через последовательно соединенные первые формирователь импульсов и элемент задержки подключен к одиннадцатому выходу блока управления и к второму входу второго триггера, третий вход блока

управления соединен с вторым входом второго элемента ИЛИ, выход которого является восьмым выходом блока управления , четвертый вход блока управления соединен с вторым входом третьего элемента И и первыми входами четвертого, пятого и шестого элементов И, выход последнего из которых подключен к первому входу третьего триггера и к входу второго элемента задержки, выход которого является вторым выходом блока управления выход третьего триггера соединен с третьим выходом блока управления и через последовательно соединенные третий элемент задержки и второй формирователь импульсов подключен к второму входу третьего триггера, выход четвертого элемента И соединен с первьм входом четвертого триггера, выход которого через последовательно соединенные третий формирователь импульсов и четвертый элемент задержки подключен к третьему входу второго элемента ИЛИ,выход четвертого триггера является пятым выходом

576898

блока управления и соединен с вторым входом пятого элемента И, выход которого подключен к первому входу пятого триггера, выход которого яв- 5 ляется девятым выходом блока управления и подключен через последовательно соединенные пятый элемент задержки и четвертый формирователь импульсов к второму входу пятого триг10 гера и к первому входу шестого триггера, выход которого является десятым выходом блока управления, пятый выход блока управления соединен с вторыми входами четвертого, первого и

15 шестого элементов И, с. четвертым выходом блока управления и с первым входом седьмого элемента И, выход которого через ш1встой элемент задержки подключен к четвертому входу вто20 рого элемента ИЛИ, шестой вход блока управления соединен с вторыми входа- ми первого, четвертого и шестого триггеров, с вторыми входами первого элемента ИЛИ, седьмого элемента

5 и и с первым выходом блока управления.

tpuf.l

gf/гб

eS/rJ3

fSafS

uf.Z

фиг.З

54

J T

5/J.J5

УП

ц д

-

1

г

Сг

52,

X

X X

г.

W

р.

г

зп

«мя

2721

т

у oof

53Л

53t

V

2i

X X

Е. 27/

27

Х-

5J/7

Изобретение относится к области телеизмерения и может быть исполь- зовано в системах сбора измерительной информации. Цель изобретения - повышение точности устройства. В устройстве используется новый структурный метод коррекции погрешности усиления, вносимой усилителем с программируемым коэффициентом усиления данного устройства. Существенной особенностью устройства является отсутствие в нем сложного эталонного цифроаналогового преобразователя. 1 3.п. ф-лы, 4 ил. S (Л с: ел Од 00 со

с5/ -6У5/г7

срие.4Редактор Е.Копча

Составитель М.Артамонов

Техред Л.Олейник Корректор С.

4962/50 Тираж 515

ВНИШШ Государственного комитета ььы

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. /Ь

ПроизводственНС-ПОЛИ

графическое предприятие, г.Ужгород, ул. Проектная,

Подписное